Claims (23)
M 비트의 메모리 어드레싱 기능(a memory addressing capacity)을 갖는 제1버스(a first bus), 상기 제 1버스에 접속되어 메모리 액세스를 위한 M 비트 어드레스를 발생하는 제1버스 마스터(a first bus master), 상기 제1버스에 접속되고, N 비트의 메모리 어드레싱 기능을 갖는 제2버스(a second bus) (여기서 N은 M보다 크다) 및 상기 제2버스에 접속된 제2버스 메모리 목표(a second bus memory target)론 구비한 컴퓨터 시스템(a computer system)의 버스를 인터페이싱(interfacing)하는 브리지(a bridge)에 있어서, 상기 제1버스에 접속된 직접 메모리 액세스 제어기(a direct memory access(DMA) controller)로서, 높은 차수(high order)의 P 비트를 저장하는 레지스터 (a register) (여기서 N=M+P)와, 상기 레지스터내에 저장된 높은 차수의 P 비트를 상기 제1버스 마스터에 의해 발생된 M 비트 어드레스와 연결하여 상기 제2버스상의 상기 제2버스 메모리 목표에서의 메모리 어드레싱을 위한 N 비트 어드레스를 형성하는 로직(logic)을 구비한 상기 제어기를 포함하는 브리지.A first bus having a M address of a memory addressing capacity, a first bus master connected to the first bus to generate an M bit address for memory access. A second bus connected to the first bus and having a N-bit memory addressing function (where N is greater than M) and a second bus memory target connected to the second bus In a bridge for interfacing a bus of a computer system having a memory target, a direct memory access controller (DMA) connected to the first bus. A register storing a high order P bit (where N = M + P) and a high order P bit stored in the register are M bits generated by the first bus master. The second in connection with an address; And a controller having logic to form an N bit address for memory addressing at the second bus memory target on a bus.
제1항에 있어서, 상기 시스템은 다수의 제1버스 마스터를 가지며, 상기 DMA 제어기는 메모리 어드레스가 통신되는 다수의 DMA채널(channels), 상이한 DMA채널을 통해 통신하는 각각의 제1버스 마스터, 다수의 저장 위치(a plurarity of storage location)를 구비한 레지스터, 상기 DMA채널의 상이한 하나에 대응하는 각각의 저장 위치(storage location)를 가지는 브리지.2. The system of claim 1, wherein the system has a plurality of first bus masters, and the DMA controller includes a plurality of DMA channels through which memory addresses are communicated, each first bus master communicating through a different DMA channel, and a plurality of first bus masters. And a register having a storage location of a storage location, each storage location corresponding to a different one of the DMA channels.
제2항에 있어서, 상기 레지스터는 개별적인 저장 위치에서 상기 P 비트의 각각의 지정값(specified value)을 저장하도록 프로그램되는 브리지.3. The bridge of claim 2 wherein the register is programmed to store a specified value of each of the P bits in a separate storage location.
제3항에 있어서, 상기 P 비트의 상기 지정값은 각각의 개별적인 저장 위치에서 상이하며, 따라서 상기 개별적인 제1버스 마스터용으로 형성된 N 비트 어드레스는 상이하게 되어 상기 제2메모리 목표에서 상이한 메모리 블럭을 액세스하는 브리지.4. The method of claim 3, wherein the specified value of the P bits is different at each individual storage location, so that the N bit addresses formed for the respective first bus masters are different so that different memory blocks are defined at the second memory target. The bridge to access.
제4항에 있어서, 상기 제1버스는 산업 표준 구조 버스(an industry standard architecture ; ISA)이며, 상기 제2버스는 주변장치 소자 상호접속(a peripheral component interconnect : PCI) 버스인 브리지.The bridge of claim 4 wherein the first bus is an industry standard architecture (ISA) and the second bus is a peripheral component interconnect (PCI) bus.
제5항에 있어서, M은 24, N은 32 그리고 P는 8인 브리지.6. The bridge of claim 5 wherein M is 24, N is 32 and P is 8.
제6항에 있어서, 상기 DMA 제어기는 직결 DMA 제어기인 브리지.7. The bridge of claim 6 wherein the DMA controller is a direct DMA controller.
M 비트의 메모리 어드레싱 기능을 갖는 제1버스와; 제1버스에 접속되어 X 바이트 메모리에 대한 메모리 액세스를 위해 M 비트 어드레스를 발생하는 제1버스 마스터와; 상기 제1버스에 접속되고, Y 바이트 메모리에 대한 액세스를 위해(여기서 Y는 X보다 크다) N 비트의 메모리 어드레싱 기능(여기서 N은 M보다 크다)을 갖는 제2버스와; 상기 제2버스에 접속된 제2버스 메모리 목표와; Y 바이트 메모리내의 임의의 지정된 위치에서, 제1버스 마스터가 X 바이트 크기의 메모리 블럭딕 액세스하도록 프로그램된 로직을 포함하는 컴퓨터 시스템.A first bus having a memory addressing function of M bits; A first bus master connected to the first bus and generating an M bit address for memory access to the X byte memory; A second bus, connected to said first bus, having a N-bit memory addressing function, where N is greater than M, for access to Y byte memory, where Y is greater than X; A second bus memory target connected to the second bus; And logic programmed to cause the first bus master to access a block of memory of size X bytes at any designated location in the Y byte memory.
제8항에 있어서, 상기 로직은 제1버스에 접속된 직접 메모리 액세스(DMA) 제어기를 포함하되, 상기 DMA 제어기는 P 비트를 저장하는 레지스터(여기서 N=M+P)와. 상기 레지스터내에 저장된 P 비트를 상기 제1버스 마스터에 의해 발생된 M 비트 어드레스와 연결하여 상기 제2버스상의 상기 제2버스 메모리 목표에서의 메모리 어드레싱을 위한 N 비트 어드레스를 형성하는 로직을 포함하는 컴퓨터 시스템.9. The register of claim 8 wherein the logic comprises a direct memory access (DMA) controller connected to a first bus, the DMA controller storing a P bit (where N = M + P). Logic to link the P bits stored in the register with an M bit address generated by the first bus master to form an N bit address for memory addressing at the second bus memory target on the second bus. system.
제9항에 있어서, 상기 M 비트는 상기 X 바이트 크기 블럭내의 메모리 위치를 액세스하고, 상기 P 비트는 Y 바이트 메모리내의 X 바이트 크기 블럭의 지정 위치를 액세스하는 컴퓨터 시스템.10. The computer system of claim 9 wherein the M bits access a memory location in the X byte size block and the P bits access a designated location of an X byte size block in Y byte memory.
제10항에 있어서, 다수의 제1버스 마스터를 더 포함하고, 상기 DMA제어기는 메모리 어드레스가 통신되는 다수의 DMA채널, 상이한DMA채널을 통해 통신하는 각각의 제1버스 마스터, 다수의 저장 위치를 구비한 레지스터, 상기 DMA 채널의 상이한 하나에 대응하는 각각의 저장 위치를 가지는 컴퓨터 시스템.11. The apparatus of claim 10, further comprising a plurality of first bus masters, wherein the DMA controller further comprises: a plurality of DMA channels through which memory addresses are communicated, each first bus master communicating through a different DMA channel, and a plurality of storage locations. And a respective storage location corresponding to a different one of said DMA channels.
제11항에 있어서, 상기 레지스터는 개별적인 저장 위치에서 상기 P 비트의 각각의 지정값을 저장하도록 프로그램되는 컴퓨터 시스템.12. The computer system of claim 11 wherein the registers are programmed to store respective designations of the P bits in separate storage locations.
제12항에 있어서, 상기 P 비트의 상기 지정값은 각각의 개별적인 저장 위치에서 상이하며, 따라서 상기 개별적인 제1버스 마스터용으로 형성된 N 비트 어드레스를 상이하게 되어 상기 제2메모리 목표에서 상이한 메모리 블럭은 액세스하는 컴퓨터 시스템.13. The memory block of claim 12 wherein the specified value of the P bit is different at each individual storage location, thus differenting the N bit address formed for the respective first bus master. Accessing computer system.
제13항에 있어서, 상기 제1버스는 산업 표준 구조 버스이며, 상기 제2버스는 주변장치 소자 상호접속버스인 컴퓨터 시스템.14. The computer system of claim 13 wherein the first bus is an industry standard structure bus and the second bus is a peripheral device interconnect bus.
제14항에 있어서, M은 24, N은 32 피리고 P는 8인 컴퓨터 시스템.15. The computer system of claim 14 wherein M is 24, N is 32 and P is 8.
제15항에 있어서, 상기 DMA 제어기는 직결 DMA 제어기인 컴퓨터 시스템.16. The computer system of claim 15 wherein the DMA controller is a direct DMA controller.
M 비트의 메모리 어드레싱 기능을 갖는 제1버스와; 제1버스에 접속되어 메모리 액세스를 위해 M 비트 어드레스를 발생하는 제1버스 마스터와; 상기 제1버스에 접속되고, N 비트의 메모리 어드레싱 기능(여기서 N은 M보다 크다)을 갖는 제2버스와; 상기 제2버스에 접속된 제2버스 메모리 목표와; 상기 제1버스에 접속된 직접 메모리 액세스 제어기로서, 높은 차수의 P 비트를 저장하는 레지스터(여기서 N=M+P)와, 상기 레지스터내에 저장된 높은 차수의 P 비트를 상기 제1버스 마스터에 의해 발생된 M 비트 어드레스와 연결하여 상기 제2버스상의 상기 제2버스 메모리 목표에서의 메모리 어드레싱을 위한 N 비트 어드레스를 형성하는 로직(logic)을 구비한 상기 제어기를 포함하는 컴퓨터 시스템.A first bus having a memory addressing function of M bits; A first bus master connected to the first bus and generating an M bit address for memory access; A second bus, connected to said first bus, having a N-bit memory addressing function, where N is greater than M; A second bus memory target connected to the second bus; A direct memory access controller connected to the first bus, the register storing a high order P bit (where N = M + P) and a high order P bit stored in the register are generated by the first bus master. And a controller having logic coupled to the configured M bit address to form an N bit address for memory addressing at the second bus memory target on the second bus.
제17항에 있어서, 다수의 제1버스 마스터를 더 포함하고, 상기 DMA제어기는 메모리 어드레스가 통신되는 다수의 DMA채널, 상이한 DMA채널은 통해 통신하는 각각의 제1버스 마스터, 다수의 저장 위치를 구비한 레지스터, 상기 DMA 채널의 상이한 하나에 대응하는 각각의 저장 위치를 가지는 컴퓨터 시스템.18. The system of claim 17, further comprising a plurality of first bus masters, wherein the DMA controller further comprises: a plurality of DMA channels through which memory addresses are communicated, each first bus master through different DMA channels, and a plurality of storage locations. And a respective storage location corresponding to a different one of said DMA channels.
제18항에 있어서, 상기 레지스터는 개별적인 저장 위치에서 상기 P 비트의 각각의 지정값을 저장하도록 프로그램되는 컴퓨터 시스템.19. The computer system of claim 18 wherein the registers are programmed to store respective designations of the P bits in separate storage locations.
제19항에 있어서, 상기 제1버스는 산업 표준 구조 버스이며, 상기 제2버스는 주변장치 소자 상호접속버스인 컴퓨터 시스템.20. The computer system of claim 19 wherein the first bus is an industry standard structure bus and the second bus is a peripheral device interconnect bus.
제20항에 있어서, 상기 제1버스는 산업 표준 구조 버스이며, 상기 제2버스는 주변장치 소자 상호접속버스인 컴퓨터 시스템.21. The computer system of claim 20 wherein the first bus is an industry standard structure bus and the second bus is a peripheral device interconnect bus.
제21항에 있어서, M은 24, N은 32 그리고 P는 8인 컴퓨터 시스템.22. The computer system of claim 21 wherein M is 24, N is 32 and P is 8.
제22항에 있어서, 상기 DMA 제어기는 직결 DMA 제어기인 컴퓨터 시스템.23. The computer system of claim 22 wherein the DMA controller is a direct DMA controller.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.