SU1626415A1

SU1626415A1 - Устройство дл контрол каналов св зи радиолинии

Info

Publication number: SU1626415A1
Application number: SU884617312A
Authority: SU
Inventors: Николай Александрович Трихонюк; Александр Григорьевич Азаров; Владимир Анатольевич Красовцев; Владимир Анатольевич Олейников
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1988-12-06
Filing date: 1988-12-06
Publication date: 1991-02-07

Abstract

Изобретение относитс к технике радиосв зи и может использоватьс дл контрол каналов радиосв зи с последующим автоматическим выбором свободного канала св зи. Цель изобретени - повышение достоверности контрол путем прогнозировани состо ни канала св зи Устройство содержит на передающей стороне передатчик 1, модул тор 2, блок 3 перестройки частоты, датчик 4 псевдослучайной последовательности, блок 5 разделени сигналов, приемник 6, а на приемной стороне - приемник 7, блок 8 обработки информационных сигналов, счетчик 9 ошибок, врем задающий блок Ю, блок 11 сравнени , ключ 12, блок 13 перестройки частоты, блок 14 регистрации скорости передачи, блок 15 регистрации свободного канала, первый и третий элементы 16-18 задержки , формирователь 19 сигнала, передатчик 20. Устройство отличаетс по п. 2-4 формулы выполнением блоков 5,14,15. 3 з.п.ф-лы, 4 ил. § (/

Description

Фиг. 2

Г

Фиг.З

Claims

Формула изобретения 25

1. Устройство для контроля каналов связи радиолинии, содержащее на передающей стороне передатчик, соединенный с передающей антенной, последовательно соединенные датчик псевдослучайной последовательности и модулятор, а на приемной стороне последовательно соединенные приемник, соединенный с приемной антенной, и блок обработки информационных сигналов, ключ, блок регистрации свободного канала, отличающее ся тем, что, с целью повышения достоверности контроля за счет прогнозирования сос- дд тояния канала связи, на передающей стороне введены последовательно соединенные приемник, соединенный с приемом антенной, блок разделения сигналов, второй вход которого сое- д$ динен с управляющим входом датчика псевдослучайной последовательности, и блок перестройки частоты, выход которого подключен к второму входу модулятора, выход которого соединен с входом передатчика, а на приемной стороне введены блок регистрации скорости передачи, первыф вход которого соединен с выходом приемника, блок перестройки частоты, выход которого соединен с управляющим входом $$ приемника, первый элемент задержки, выход которого подключен к первому входу ключа, последовательно соеди ненные времязадающий блок, вход которого соединен с выходом ключа, счетчик ошибок, второй вход которого соединен с выходом блока обработки информационных сигналов, блок сравнения, формирователь сигнала’ и передатчик, соединенный с передающей антенной, второй элемент задержки, вход и выход которого соединены соответственно с первым выходом блока сравнения и первым входом блока регистрации свободного канала, третий элемент задержки, выход которого соединен с вторым входом блока регистрации свободного канала, выход которого подключен к второму входу передатчика, второй выход блока сравнения соединен с вторым входом ключа, входом блока перестройки частоты, входом третьего элемента задержки, вторым входом формирователя сигнала, вторым входом блока регистрации скорости передачи и третьим входом блока регистрации свободного канала, третьи входы блока регистрации скорости передачи и ключа и являются входом запуска устройства для контроля каналов связи радиолинии, первый выход блока сравнения соединен с входом времязадающего блока.
2. Устройство по п. ^отличающее ся тем, что блок регистрации скорости передачи содержит последовательно соединенные измеритель скорости передачи, вход которого является первым входом блока регистрации скорости передачи, первый регистр сдвига, второй регистр сдвига и индикатор, управляющий вход второго регистра является вторым входом блока регистрации скорости передачи, третьим входом которого являются входы установки в 0 первого и второго регистров сдвига.
3. Устройство по п. ^отличающее ся тем, что блок регистрации свободного канала содержит первый и второй инверторы,последовательно соединенные блок памяти, регистр, второй вход и выход которого являются соответственно первым входом и выходом блока регистрации свободного канала, ключ и индикатор, второй вход регистра соединен с выходом первого инвертора, второй вход ключа соединен с выходом второго инвертора, входы первого и второго инверторов являются вторым входом бло9 ка регистрации свободного канала, третьим входом которого является вход блока памяти.
4. Устройство по п. ^отличающееся тем, что блок разделения сигналов содержит первый и второй ключи, выходы которых являются соответственно первым и вторым выхо дами и блока разделения сигналов, и последовательно соединенные селектор паузы, вход которого соединен с входами первого и второго ключа и является входом блока разделения сигналов, и триггер, прямой и инверсный выходы которого соединены соответственно с управляющими входами первого и второго ключей.

Фиг.2

I

Фи г. 4