SU1374435A1 - Устройство дл переключени каналов св зи - Google Patents

Abstract

Изобретение относитс  к элект - росв зи и уменьшает потери информации путем одновременного переключени  каналов св зи. Устройство содержит два канала св зи 1 и 2 с комплектами аппаратуры А и Б, каждый из которых содержит коммутатор 3, блоки 4 и 5 контрол  качества каналов, блок 6 управлени , датчик 7 команд, приемник 8 команд, блок 9 сравнени , счетчик 10 времени. Задержка в переключении приемников осуществл етс  за счет линии задержки, включенной в цепь приемного канала в коммутаторе 3, и обеспечивает прием информации, наход щейс  в канале св зи после отключени  передатчика с противоположной стороны. Этим практически устран ютс  потери информации в момент переключени . Длина линии задержки выбираетс  исход  из длины трассы. 5 з.п. ф-лы, 6 ил. Ф (Л

Description

сриеЛ

Изобретение относитс  к электросв зи и может использоватьс  дл  переключени  каналов св зи.

Цель изобретени  - уменьшение потерь информации, путем одновременного переключени  каналов св зи.

На фиг. 1 представлена структурна  электрическа  схема устройства дл  переключени  каналов св зи; на фиг. 2 - структурна  электрическа  схема блока управлени ; на фиг, 3 - структурна  электрическа  схема блока сравнени ; на фиг. 4 - структурна  электрическа  схема датчика команд; на фиг. 5 - структурна  электрическа  схема коммутатора; на фиг. 6 - структурна  электрическа  схема счетчика времени.

Устройство дл  переключени  каналов св зи содержит на обоих концах каналов 1 и 2 св зи по комплекту аппаратуры (А,.Б), каждый из которых содержит коммутатор 3, блоки контрол  4 и -5 качества каналов, блок управлени  6, датчик 7 команд, приемник 8 команд, блок сравнени  9, счет чик 10 времени.

Блок управлени  6 содержит первый второй дешифраторы 11 и 12, первый,, второй и третий ключи 13-15, триггер 16, первый, второй, третий и четвертый элементы ИЛИ 17-20.

Блок сравнени  9 содержит первый, второй регистры сдвига 21 и 22, элемент сравнени  23, дешифратор 24, первый, второй и третий ключи 25-27, элемент ИЛИ 28.

Датчик 7 команд содержит первый, второй, третий триггеры 29-31, счетчик 32, четвертый триггер 33, первый второй, третий ключи 34-36, два элемента ИЛИ 37 и 38.

Коммутатор 3 содержит первую, вторую , третью, четвертую цепи подключени  39-42, первый, второй, третий, четвертый исполнительньй элемент 43-46, кажда  цепь подключени  содержит триггер 47, элемент ИЛИ 48, каждый исполнительный элемент содержит первый, второй, третий, четверть ключи 49-52, элемент задержки 53.

Счетчик 10 времени содержит счетчик 54,, ключ 55.

Устройство дл  переключени  каналов работает следующим образом.

В исходном состо нии блоки контрол  4 станций включены в канал 1 св 

зи, а блоки контрол  5 в канал 2 св зи.

Результаты оценки каналов св зи по каким- либо параметрам (остаточное затухание, краевые искажени , количество ошибок, уровни информационных , сигналов, помех и т.п.) на выходе блока контрол  каналов разбиваютс  на несколько пределов, соответствующих , например, оценкам

норма,

предупреждение и авари .

5

0

5

0

5

Устройство дл  переключени  каналов св зи осуществл ет переключение на резервный канал при еще исправном состо нии основного канала, но наход щимс  на пределе, когда с блока контрол  поступает сигнал предупреждение . Например, при ухудшении ка- чества канала 1 св зи на выходе блока контрол  4 комплекта аппаратуры Б по вл етс  сигнал, включающий дешифратор 11 в блоке 6 управлени . На выходе дешифратора 11 по вл етс  сиг-, нал и при хорошем качестве канала 2 св зи (на третий вход первого ключа 13 сигнал запрета не поступает), этот сигнал открывает первый ключ 13 (на первом его входе имеетс  сигнал с первого выхода триггера 16, разрешающий переключение св зи на канал 2 св зи) и производит следующие действи .

Переводит триггер 16 в состо ние . разрешающее обратное переключение каналов 1 и 2 с;в 9и,при этом сигнал f .по вл етс  на втором выходе триг ге- ра 16. Обеспечивает запись текущего кода времени со счетчика 54 (через

0 третий выход блока 6 управлени  и первый вход счетчика 10 времени) через ключ 55 в разр ды времени первого триггера 29 датчика 7 команд. Дает команду в коммутатор 3 на его шестой вход, на подключение датчика 7 команд к каналу 2 св зи. Обеспечивает запись кода переключение на канал 2 св зи из второго триггера 30 через второй ключ 35 в разр ды команды первого триггера 29 датчика 7 команд. Дает команду в датчик 7 на считывание содержимого первого триггера 29 в канал 2 Св зи, использу  при этом четвертый триггер 33 и первый ключ

2 34 датчика 7.

Счетчик 32 датчика 7 осуществл ет контроль за числом бит, считьгоаемых . в канал 2 св зи, и при совпадении этого числа с количеством разр дов

5

0

первого триггера 29 выдает запрет на считывание из регистра. Одновременно с передачей от датчика 7 в канал 2 св зи содержимого первого триггера 29 эта же информаци  записываетс  в первый регистр 21 через первый вход блока сравнени  9, при этом тактовые импульсы записи поступают с второго выхода датчика 7. Через первый ключ 25 блока 9 сравнени , после поступлени  на его третий вход разрешающего сигнала с третьего выхода датчика 7, код времени с первого выхода первого регистра 21 поступает на первый вход элемента сравнени  23, на второй вход которого поступают коды текущего времени со второго выхода счетчика 10 времени (выход счетчика 54). При совпадении записанного и текущего кодов времени на выходе элемента сравнени  23 по вл етс  сигнал, поступающий через второй ключ 26 на первый выход блока сравнени  9 (второй ключ 26 открыт под воздействием сигнала с первого выхода дешифратора 24, по вл ющегос  в результате наличи  на его входе кода переключение на канал .2 св зи со второго выхода первого регистра 21).

Сигнал с выхода второго ключа 26 производит следующие действи . Обнуление первого и второго регистров 21 и 22; дает команду в коммутатор 3 через его восьмой вход ьа переключение блока контрол  4 к каналу 2 св зи , а блока контрол  5 к каналу 1 св зи, при этом датчик 7 команд отключаетс  от канала 2 св зи.

Поступающа  команда принимаетс  приемником 8 комплекта аппаратуры А, и на его выходе по вл етс  сигнал переключение на канал 2 св зи, включающий второй дешифратор 12 в блоке управлени  6. На втором выходе второго дешифратора 12 по вл етс  сигнал, который производит следующие действи : переводит триггер 16 в состо ние, разрешающее переключение каналов 1 и 2 св зи, при этом сигнал 1 по вл етс  на втором выходе триггера 16; а также производит запись команды на переключение (содержащей код переключение на канал 2 св зи и прин того кода времени) с третьего входа блока управлени  6 через третий ключ 15 и п тый вход блока сравнени  9 и второй регистр 22. С первого выхода второго регистра 22 прин тый код времени поступает на первый вход элемента 23 сравнени , на g второй вход которого поступают теку щие коды времени со второго выхода счетчика 10 времени )выход счетчика 54). При совпадении поступившего кода времени и одного из текущих

0 кодов времени на выходе элемента

сравнени  23 по вл етс  сигнал, поступающий через второй ключ 26 на первый выход блока сравнени  9 (второй ключ 26 открыт под воздействием

5 сигнала с пе рвого -выхода дешифратора 24, по вл ющегос  в результате наличи  на его выходе кода пере- кГлючение на канал 2 св зи со второго выхода второго регистра 22),

0 Сигнал -с. выхода второго ключа 26

производит следующие действи : обнуление первого и второго регистров 21 и 22; дает команду в коммутатор 3 через его восьмой вход на переключе5 ние блока контрол  4 к каналу 2 св зи , а блока контрол  5 - к каналу 1. Переключени  в комплектах аппаратуры А и Б происходит без потери информации.

0 Рассмотрим алгоритм переключени  каналов, например, при резервировании . На комплект аппаратуры А с блока контрол  4 получен сигнал предупреждение о снижении качества основного канала. По резервному каналу со станции А на комплект аппаратуры В передаетс  сигнал в составе команды .и времени переключени .

Передатчики на обеих станци х переключаютс  .одновременно в момент- времени, обусловленный переданной командой. Приемники на обоих комплектах аппаратуры также перек-шочаютс  одновременно, но позже указанного момента на врем  распространени  сигнала по каналу св зи. I

Задержка в переключении приемников осуществл етс  за счет линии задержки , включенной в цепь приемного

0 канала в коммутаторе 3 (фиг. 5) и обеспечивает прием информации, наход щейс  в канале св зи после отключени  передатчика с противоположной стороны. Этим практически устран ютс 

5 потери информации в момент переключени , длина линии задержки выбираетс  исход  из длины трассы. При этом питание тактовыми импульсами комплектов аппаратуры А и Б осуществл 5

0

5

етс  с пЪмощью синхронизируемых генераторов тактовых импульсов. Цикл счета у счетчиков времени обоих комплектов идентичный.

Claims (6)

1. Устройство дл  переключени  каналов св зи, содержащее на обоих концах каналов св зи коммутатор, блок управлени , датчик,команд, приемник команд, первый и второй блоки контрол  качества каналов, при этом первый и второй входы-выходы коммутатора соединены соответственно с вы- ходами-входами каналов св зи, третий и четвертый входы-выходы коммутатора соединены соответственно с канальными выходами-входами первого и второго блоков контрол  качества каналов, станционные выходы которых соединены соответственно с первым и вторым входами блока управлени , вход приемника команд соединен с входом второго блока контрол  качества каналов а выход приемника команд соединен с третьим входом блока управлени , первый выход которого соединен с первым входом датчика команд, а первьй выход датчика команд соединен с седьмым входом коммутатора, отличающеес  тем, что, с целью уменьшени  потерь информации путем одновременного переключени  каналов св зи, на обоих концах каналов св зи введены блок сравнени  и счетчик времени, первый выход которого соединен с третьим входом датчика команд, второй йыход счетчика времени соединен с четвертьм входом блока сравнени , первый и второй выходы которого соединены соответственно с восьмом и дев тым входами коммутатора, первьй выход блока управлени  соединен с п тым входом коммутатора, второй выход блока управлени  соединен с шестым входом коммутатора и четвертым входом да тчика команд, первый, второй и третий выходы которого соединены соответственно с первым, вторым и третьим входами блока сравнени , третий выход блока управлени  соединен с первым входом времени, а четвертый выход блока управлени  соединен с п тым входом блока сравнени , при этом вторые входы счетчика времени и датчика команд  вл ютс  входами тактового сигнала устройства дл  переключени  каналов св зи.

г

10 15 20 25 ЗО 0 д

35

50

5

2.Устройство по п. 1, о т л и- чающеес  тем, что блок управлени  содержит первый дешифратор, второй дешифратор, триггер, первый, второй, третий и четвертый элементы ИЛИ, первый, второй и третий ключи, при этом выход первого дешифратора соединен с вторыми входами первого

и второго ключей, первый и второй выходы триггера соединены соответственно с первыми входами первого и второго ключей, первый выход второго дешифратора соедршен с первыми входами второго и четвертого элементов ИЛИ, второй выход второго дешифратора соединен с первым входом первого элемента ИЛИ и с вторым входом четвертого элемента ИЛИ, выход которого соединен с первым входом третьего ключа, выход первого ключа соединен с вторым входом первого элемента ИЛИ и первым входом третьего элемента ИЛИ и  вл етс  вторым выходом блока управлени , выход второго ключа соединен с вторыми входами второго и третьего элементов ИЛИ и  вл етс  первым выходом блока управлени , выход третьего элемента ИЛИ  вл етс  третьим выходом блока управлени , при этом вход первого дешифратора, объединенные третьи входы первого и второго ключей и объединенные вход второго дешифратора и второй вход третьего ключа  вл ютс  соответственно первым, вторым и третьим входами блока управлени .

3.Устройство по п. 1, отличающеес  тем, что блок сравнени  содержит последовательно соединенные первый регистр сдвига, первый ключ, элемент сравнени  и второй ключ, последовательно соединенные второй регистр сдвига, дешифратор, третий ключ и элемент ИЛИ, выход которого соединен с вторым входом второго регистра сдвига и третьим входом первого регистра сдвига, второй выход первого регистра сдвига . соединен с вторым входом первого ключа, второй выход которого соединен с вторым выходом второго регистра сдвига, первый выход которого соединен с первым входом элемента сравнени , первый выход дешифратора соединен с первым входом второго ключа, выход которого соединен с вторым входом элемента ИЛИ, при этом первый и второй входы первого регистра сдви

7

га, третий вход первого ключа, второй вход элемента сравнени  и п тьш вход второго регистра сдвига  вл ют соответственно первым, вторым, третьим , четвертым и п тым входами блока сравнени , а выходы первого и второго ключей  вл ютс  соответствено первым и вторым выходами блока сравнени .

4.Устройство по п. 1, о т л и- чающеес  тем, что датчик команд содержит последовательно соединенные второй триггер, второй клю первый элемент ИЛИ, первый триггер, последовательно соединенные третий триггер и третий ключ, выход которого соединен с вторым входом первого элемента ИЛИ, последовательно соединенные второй элемент ИЛИ, четверты триггер, первый ключ и счетчик, вых которого соединен с вторым входом четвертого триггера, выход первого ключа соединен с вторым входом первого триггера, первый вход второго элемента ИЛИ соединен с вторым входом третьего ключа, второй вход второго элемента ИЛИ соединен с вторым входом второго ключа, при этом перв

и второй входы второго элемента ИЛИ второй вход первого ключа и третий вход первого триггера  вл ютс  соответственно первым, четвертым, вторы и третьим входами датчика команд, а первый выход первого триггера, выхо первого ключа и выход счетчика  вл ютс  соответственно первым, вторым ,и третьим выходами датчика команд.

5.Устройство по п. 1, о т л и- чающеес  тем, что коммутатор содержит четыре цепи подключени и четыре исполнительных элемента, кажда  цепь подключени  содержит поледовательно соединенные элемент ИЛ и триггер, второй вход и выход которого  вл ютс  соответственно первым входом и выходом цепи подключени , первьй, второй и третий входы элемента ИЛИ  вл ютс  соответственно вторым, третьим и четвертым входами цепи подключени , каждый исполнителный элемент содержит четыре ключа и элемент задержки, вход которого соединен с вторыми входами первого и третьего ключей и с выходом соответствующей цепи подключени , выход элемента задержки соединен с вторым входами второго и четвертого ключей при этом первые входы вторых ключей

0

0

5

n

5

0

5

0

5

первого и четвертого исполнительных элементов и первые входы четвертых ключей второго и третьего исполнительных элементов  вл ютс  первым входом коммутатора, первые входы четвертых ключей первого и четвертого исполнительных элементов и первые входы вторых ключей второго и третьего исполнительных элементов  вл ютс  вторым входом коммутатора, первые входы третьих ключей первого и второго исполнительных элементов, первые входы первых ключей третьего и четвертого исполнительных элементов  вл ютс  третьим входом коммутатора, первые входы третьих ключей третьего и четвертого исполнительных элементов  вл ютс  четвертым входом коммутатора , первый вход первой цепи подключени  соединен с третьими вхоп дами второй и третьей цепи подключени  и с вторым входом четвертой цепи подключени  и  вл етс  п тым входом коммутатора, первый вход второй цепи подключени  соединен с четвертыми входами третьей и четвертой цепей подключени  и с вторым входом первой

цепи подключени  и  вл етс  шестым входом коммутатора, первые входы первых ключей первого и второго исполнительных элементов  вл ютс  седьмым входом коммутатора,первый вход третьей цепи подключени  соединен с третьими входами первой и четвертой цепей подключени  и с первым входом второй цепи подключени  и  вл етс  восьмым входом коммутатора, первый

вход четвертой цепи подключени  .соединен с втор ыми входами второй и

третьей цепей подключени  и с четвертым входом первой цепи подключени  и  вл етс  дев тым входом коммутатора , выходы первых ключей первого и четвертого исполнительных элементов и выходы третьих Ключей второго, и третьего исполнительных элементов  вл ютс  первым выходом коммутатора, выходы третьих ключей первого и-четвертого исполнительных элементов и выходы первых ключей второго и третьего исполнительных элементов  вл ютс  вторым выходом коммутатора, выходы четвертых ключей первого и второго исполнительных элементов и вы- ходь вторых ключей третьего и четвертого исполнительных элементов  вл ютс  третьим выходом коммутатора, выходы вторых ключей первого и второго исполнительных элементов и вы91374435

ходы четвертых ключей третьего и четвертого исполнительных элементов  вл ютс  четвертым выходом коммутатора .

6. Устройство по п. 1, отличающеес  тем, что счетчик

10

единенные счетчик и ключ, при этом первый вход ключа и вход счетчика  вл ютс  соответственно первым и вторым входами счетчика, выходы ключа и счетчика  вл ютс  соответственно первым и вторьм выходами счетчика

времени содержит последовательно .З

времени.

фие.2

1374435