SU1626317A1 - Синтезатор частотно-модулированных сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике Цель изобретени  - повышение быстродействи  путем уменьшени  времени подготовки к работе при изменении начальной частоты и знака скорости формируемых сигналов . Синтезатор частотно-модулированных сигналов содержит первый регигтр 1 пам ти, второй регистр 2 пам ти цифровой компаратор 3 блок 4 упррппрн ч В .ок С формировани  кода частоты кг г-тагог 6 накопитель 7 кодов, первый суммг тп 8 ю дов, второй сумматор 9 кодов nc v, . О тактовой частоты, трэтий регггтр 11 п,, чн1 четвертый регистр 12 пам ти и Гпп П по м ти При этом блок 4 управлении ни-п из первого генератора 14 импул гон in. ()Г го ключа 15 элемента ИЛИ 1Ь ттвог t чгм чика 17 первого триггерэ 1 i триггера 19 второго ключа 0 огорт - чика 21, коммутатора ьтор го , тора 23 импульсов Синточатор (|f гтитно- модулированных сигналов (| ункциошмлот в двух режимах в режиме псдютонкр -. рс(г.п те и в режиме формировани  асклнг-м а ированных сигналов ПОДГЛЮРМ работе при изменении любь1У из raji и; разо дов кода начальной частот г Тгичгч ет один период такгови иг генератора 14 1 ил 1C/ f

Description

Изобретение относится к радиотехнике и может быть использовано в приемопередающих устройствах,

Целью изобретения является повышение быстродействия путем уменьшения времени подготовки к работе при изменении начальной частоты и знака скорости формируемых сигналов,

На чертеже представлена структурная электрическая схема синтезатора частотномодулированных сигналов.

Синтезатор частотно-модулированных сигналов содержит первый 1 и второй 2 регистры памяти, цифровой компаратор 3, блок 4 управления, блок 5 формирования кода частоты, коммутатор 6. накопитель 7 кодов, первый 8 и второй 9 сумматоры кодов, источник 10 тактовой частоты, третий 11 и четвертый 12 регистры памяти, блок 13 памяти. При этом блок4 управления состоит из первого генератора 14 импульсов, первого ключа 15, элемента ИЛИ 16, первого счетчика 17, первого триггера 18, второго триггера 19. второго ключа 20, второго счетчика 21, компаратора 22. второго генератора 23 импульсов.

Синтезатор частотно-модулированных сигналов работает следующим образом,

Синтезатор частотно-модулированных сигналов предназначен для формирования частотно-модулированных сигналов с начальной частотой fw, скоростью изменения частоты β\Λфиксированной длительностью. Непосредственному формированию сигналов предшествует время Ni/fnT₄, где Nt коэффициент счета второго счетчика 21 блока 4 управления, f_MT4 - частота источника 10 тактовой частоты, в течение которого коды, формируемые синтезатором частотно-модулированных сигналов, соответствуют сигналу фиксированной частоты f_H. Такой участок требуется исходя из условий обработки, а также для того, чтобы свести к минимуму переходные процессы в момент начала формирования собственно частотно-модулированного сигнала.

Синтезатор частотно-модулированных сигналов функционирует в двух режимах; режиме подготовки к работе и режиме формирования частотно-модулированных сигналов.

В режиме подготовки к работе осуществляется вычисление и запись кодов частоты и фазы частотно-модулированных сигналов в блок 13 памяти на низкой тактовой частоте. В режиме формирования частотно-модулированных сигналов происходит считывание кодов частоты и фазы формируемых сигналов из блока 13 памяти на высо кой тактовой частоте. Работу в двух режимах координирует блок 4 управления.

В режиме подготовки к работе цифровой компаратор 3 производит поразрядное сравнение η разрядов двоичного кода скорости частотной модуляции с входа и выхода первого регистра 1, а также производит поразрядное сравнение (n-m) разрядов двоичного кода начальной частоты Kf_H с входа и первого выхода второго регистра 2. Старшие m разрядов кода начальной частоты Kf_H с входа и второго выхода второго регистра 2 на цифровой компаратор 3 не поступают и в сравнении не участвуют. Поэтому цифровой компаратор 3 срабатывает только при изменении одного или нескольких из η разрядов кода скорости частотной модуляции Κβ или n-m разрядов кода начальной частоты Кг_н на входах первого и второго регистров 1, 2. В момент срабатывания на выходе цифрового компаратора 3 формируется командный импульс положительной полярности, который переводит синтезатор частотно-модулированных сигналов в режим подготовки к работе. По этому импульсу осуществляется установка нуля второго счетчг.ка 21, второго триггера iij, первого триггера 18 и через элемент ИЛИ 16 накопителя 7 и первого счетчика 17. Уровнем напряжения логического нуля с выхода второго триггера 19 через первый выход блока 4 управления осуществляется предварительная установка η-разрядного кода в блок 5 формирования. При этом в младшие n-m разрядов блока 5 формирования записываются и появляются на его выходе младшие n-m разрядов кода начальной частоты Кг_н с первого выхода второго регистра 2, а ь старшие m разрядов блока 5 формировав ня записывается и появляется на его выходе нулевой код. Уровень напряжения логического нуля с первого выхода первого триггера 18 поступает на управляющее входы первого ключа 15 и коммутатора 6 (через четвертый выход блока 4 управления'/, при этом первый ключ 15 закрывается и не пропускает на выход импульсы с первого генератора 14, поддерживая на своем выходе уровень напряжения логического нуля, а коммутатор 6 подключает к входу п-разряд ного накопителя 7 η-разрядный код с выхода блока 5 формирования Уровень напряжения логической единицы с второго выхода первого триггера 18 поступает на управляющие входы второго ключа 20 и коммутатора 22, при этом второй ключ 20 открывается и разрешает прохождение тактовых импульсов с выхода второго генератора 23 на счетный вход второго счетчика 21, такто вый вход блока 5 формирования, вход разрешения записи блока 13 памяти (на последние два через второй выход блока 4 управления), а коммутатор 22 подключает выход второго генератора 23 импульсов к счетному входу первого счетчика 17 и через пятый выход блока 4 управления к тактовым входам накопителя 7. с первого по четвертый регистры 1.2, 11 и 12 соответственно.

С приходом тактовых импульсов на первый счетчик 17 его содержимое начинает увеличиваться и используется для адресации блока 13 памяти, в который по адресу, формируемому в первом счетчике 17, записывается η-разрядный код начальной частоты Kf_H* с выхода блока 5 формирования через вход кода частоты блока 13 памяти. Причем старшие m разрядов п-разрядного кода начальной частоты К;,,¹ равны нулю и. следовательно, он меньше (не превышает) кода начальной частоты Kf_H . записанного во втором регистре 2, на величину, соответствующую коду в m старших разрядах второго регистра 2, т.е. является неполным по величине. Неполный по величине п-разрядный код начальной частоты Kf,,¹ через коммутатор 6 поступает также на вход накопителя 7. С приходом тактовых импульсов на тактовый вход накопителя 7 на его выходе формируется последовательность неполных по величине η-разрядных кодов фазы Кул¹ , соответствующих неполному коду начальной частоты Kf.,¹ . согласно выражению ¹ =4 Кгн'-Мепг ^0 K_fJ) , (1) где I = 1,2,3.....Νι; N = 2^П;

η - разрядность накопителя 7:

Νι - емкость второго счетчика 21; ent - оператор выделения целой части. Указанная последовательность кодов фазы через вход кода фазы записывается в блок 13 памяти. Второе слагаемое выражения (1) реализуется автоматически при переполнении накопителя 7.

Таким образом, в блок 13 памяти записываются последовательности неполных кодов начальной частоты и фазы, соответствующих монохроматическому участку сигнала. При поступлении Νι-го импульса на вход второго счетчика 21 происходит его переполнение, а под действием импульса переполнения второй триггер 19 меняет свое состояние. Выходным сигналом с второго триггера 19 и первого выхода блока 4 управления с блока 5 формирования снимается команда предварительной уг.агшвки.

При этом на выходе блока 5 формирования начинает формироваться последовательность неполных кодов частоты согласно выражению

Kf' = Kf_H ¹ + j К/+ (2) а на выходе накопителя 7 начинает формироваться последовательность неполных кодов фазы согласно выражению — Kf_H(Ni +1) + [Kf_H + (j 1 )K β ] . (j-1)-N ent ^[Κ'_Η'(Ν + 1)+ (31 + [Kf_H ¹ + (j-1) К β] (j-1 )|<.

где j = 1,2,3.....N2-N;; N2 - ем» сть. первого счетчика 17.

Второе слагаемое выражения (3) пеж.изуется автоматически при перепою? ни·? на копителя 7. Указанные последоваго.гьног.ш кодов также записывают? в блок 13 иамяти по адресам, формируемым в первом нике 17. и соответствуют участку сигнал·; с линейным законом изменения частоты и квадратичным законом няр;:стаич фазы. Неполнота записываемых η ра?р«адых кодов обусловлена тем, что п пи и/ ьычи с лен ли используется неполный по величине п-раэрядный код начальной частоты ю_;| · ..· о шие m разрядов которого равны ιιγίκ).

Процесс вычислено'¹ кодон продлюх ίρι ся до момента переполнения лергюго счетчика 17 емкостью Ν?. Емкость. М? пни его счетчика 17 и совпадающее с нгь нюю·. адресов блока 13 памяти выбирается гаксгй. чтобы обеспечить формирование линлникх частотно-модулированнь'х сигналов максимально необходимой длительности

Тмакс. ~ (N2 - N’)/fm4. (Я)

Общая максимальная длительност ь сигнала с учетом времени, в течение которого из блока 13 памяти считываются коды КрД и КуД формируемые на участке с фиксированной частотой, будет равна

Тобщ.макс. - N2/t и г-т (Ь)

Режим подготовки к работе может быть прерван при изменении хотя бы одного разряда η-разрядного кода скорости частотной модуляции или хотя бы одного из п-гп младших разрядов п-разрядного кода начальной частоты Kf_H на входе устройства. При этом входные коды будут записаны в первый и второй регистры 1. 2, а режим подготовки к работе начнется с выработки командного импульса на выходе цифрового компарато pa 3. При изменении любого из m старших разрядов η -разрядного кода начальной частоты Kf_H прерывания режима подготовки к работе не произойдет, но новый код запишется во -порой регистр 2. поскольку на 5 тактовые входы второго регистра 2 (так же как и первого регистра 1) непрерывно посту пает так го газ в чц.-тотас пыхс/да коммутатора 22 через нявы , :-юд Опою, к управления

В ретиво юдв-оею работе не используются ВЫ · ·,ν·ι : IО о в о г о и второго сумматоров 8 и · вторые выходы третьего и четвертого регистров 11 к 12. которые являются выходам синтезатора.

	ЮЮ г>-'О !·'<' fOf?prp импульса с
выхода ’	?:-мюона 22 на счетный вход
первого юг'	ГЧ!!Ю; 17 |1(0 втором ВЫХОДв
формирую: ' .	огюр ПереПОЛНСНИЯ, КО ГО-
рый устанан	ш ш. г г ПЩЮ1.1Й триггер 18 в еди-
НИМНОЙ -И	ЛП'.'НЛ'Ю что приводит к
ОКОНЧИЮГ ·	подготовки к работе.
Уроемю ш	рн юга.,ι логической единицы с
первого >·,! г	-··,).о< ггррлп; триггера 18 посту-
падг iг: Р-г.	гр:'-; ВХОДЫ первого КЛЮЧЭ
15 и югггт	лмн 6. при г;ом первый ключ
15 откоююш	.гсч и разрешает прохождение
ИМПЮЮгт ί	Λ-ι-·.ιοίο генератора 14 через
элемент й!	Н ц> на вход установки нуля
перво' г f -г-	м.-n 17 и через шестой выход
блока ·ί у«Ч'<'	тюг - ге· на вход усталом.и нуля
накопи гро!	ι, а коммутатор 6 подключает m

старших разрядов кода начальной частоты

Kt_H с второго выхода второго регистра 2 и нулевой код в о'-лапьных n-m разрядах к входу накопителя 7. Уровень напряжения 35 логичсско.о о /л с второго выхода первою триггера 18 ж к ю/пает на управляющие входы второго глюча 20 и коммутатора 22. при этом стопой к. ιόί 20 закрывается и запрещает прох'м· дение тактовых импульсов с выхода второю генератора 23 на счетный вход второю ''метика 21 и через второй выход блока -1 vnn.ar,ления на тактовый вход блока формирования 5 и на вход разрешения записи блока 1-3 ц.амлги, а коммутатор ^5 22 подключает выход источника 10тактовой частоты к статному входу первого счетчика 17 и через пятый выход блокаМ управления к тактовым входам накопителя 7. с первого почетш-г-тнй регистры 1, 2. 11. 12 соответ- 50 ственно Уровень напряжения логн<еской единицы с выхода первого генератора 14 через первый ключ 15 й элемент ИЛИ 16 поступит на вход установки нуля первого счетчика Гы ν.··ορ.кивая первый счетчик 17 в 55 нулевом сюι·γ>·ιηχ!.ι, и через шестой выход блока 4 /пр-шлення поступает на вход установки нуля накопи т етю 7, удерживая его в нулевом состоянии. Устройство готово пе рейти в режим формирования частотно-модулированных сигналов. К этому моменту времени в блоке 13 памяти записаны п-разрядные неполные по величине коды частоты и фазы монохроматического и частотно-модулированного сигнала, при вычислении которых не использовались старшие m разрядов кода начальной частоты, хранящегося во втором регистре 2. Процесс формирования частотно-модулированных сигналов заключается в считывании из блока 13 памяти неполных по величине п-разрядных кодов частоты и фазы и их коррекции, заключающейся в дополнении кодов частоты и фазы до полных величин.

Устройство переходит в режим формирования частотно-модулированных сигналов при появлении на выходе первого генератора 14 уровня напряжения логического нуля, поскольку это напряжение через первый ключ 15 и элемент ИЛИ 16 поступает на вход установки нуля первого счетчика 17, через шестой выход блока 4 управления поступает на вход установки нуля накопителя 7 и разрешает смену их состояний. При этом длительность формируемых сигналов определяется длительностью импульса отрицательной полярности на выходе первого генератора 14. Последовательность тактовых импульсов, поступающих на счетный вход первого счетчика 17 от источника 10 тактовой частоты через коммутатор 22 начинает увеличивать содержимое первого счетчика 17, которое через третий выход блока 4 управления поступает на адресный вход блока 13 памяти и используется для последовательного считывания содержимого блока 13 памяти. Режим считывания блока 13 памяти задается уровнем напряжения логического нуля, поступающим через второй выход блока 4 управления с выхода второго ключа 20. В соответствии с изменяющимися адресами на выходе кода частоты блока 13 памяти (второй выход) формируется последовательность η-разрядных неполных по величине кодов частоты Кг монохроматического (на начальном этапе) и частотно-модулированного сигнала, которая поступает на вход η-разрядного четвертого регистра 12. Параллельно на выходе кода фазы блока 13 памяти (первый выход) формируется последовательность л-разрядных неполных по величине кодов фазы формируемого сигнала, которая поступает на вход п-рэзрядного третьего регистра 11. Под действием тактовых импульсов с выхода источника 10 тактовой частоты, поступающих через коммутатор 22 и пятый выход блока 4 управления на тактовые входы третьего и четвертого регистров 11, 12, п-разрядные неполные по величине коды фазы Ку?¹ и частоты Kf¹ записываются и появляются на выходах третьего и четвертого регистров 11. 12 соответственно.

Третий и четвертый регистры 11,12 выполняют функцию буферных регистров и введены для того, чтобы не ухудшить быстродействие устройства при коррекции считываемых из блока 13 памяти п-разрядных неполных по величине кодов фазы Ку?¹ и частоты Kf¹. Младшие η-m разрядов неполных по величине η-разрядных кодов фазы Ку>¹ и частоты Kf¹ формируемых сигналов с вторых выходов третьего и четвертого регистров 11. и 12 соответственно поступают непосредственно на выходы синтезатора частотно-модулированных сигналов. Коррекция содержимого m старших разрядов третьего и четвертого регистров 11, 12 происходит следующим образом. Старшие m разрядов неполных по величине кодов частоты Kf¹ формируемых сигналов поступают с первого выхода четвертого регистра 12 на первый вход второго сумматора 9, на второй вход которого поступают старшие m разрядов кода начальной частоты Kf¹ с второго выхода второго регистра 2. На выходе второго сумматора 9 формируются старшие m разрядов полных кодов частоты синтезируемых сигналов. Таким образом на втором выходе четвертого регистра 12 и на выходе второго сумматора 9 формируются η-разрядные коды частоты Kf синтезируемых сигналов, которые могут быть в дальнейшем использованы для управления частотой перестраиваемого генератора.

Старшие m разрядов неполных по величине кодов фазы Ку;¹ формируемых сигналов поступают с первого выхода третьего регистра 11 на первый вход первого сумматора 8, на второй вход которого поступают m разрядов фазовых добавок Kzty) с выходов m старших разрядов накопителя 7, которые формируются из m старших разрядов кода начальной частоты Kf_H (поступающих с второго выхода второго регистра 2 через коммутатор 6 на входы m старших разрядов накопителя 7) согласно выражению

Kz^j =j · Kf_H ^m - N ent 1 · j · KfH^m , (6) где j = 1,2,3.....N2; KfH^m - код в m старших разрядах второго регистра 2.

Второе слагаемое выражения (6) реализуется автоматически при переполнении накопителя 7. Тогда на выходе первого сумматора 8 будут формироваться старшие m разрядов полных кодов фазы синтезируемых сигналов. Таким образом на втором выходе третьего регистра 11 и на выходе первого сумматора 8 формируются п-разрядные коды фазы Куз синтезируемых сигналов, которые могут быть в дальнейшем использованы для обращения к постоянному запоминающему устройству (не показано), в котором записана таблица значений синусоидальной функции для последующего преобразования кодов амплитуд дискретного сигнала в аналоговый частотно-модулированный сигнал.

Минимальный период тактовых импульсов на выходе источника 10 тактовой частоты ограничен быстродействием многоразрядного двоичного первого счетчика 17. Разрядность которого выбирается исходя из потребного объема блока 13 памяти и не превышает 12-16 двоичных разрядов. Быстродействие стандартной четырехразрядной микросхемы, используемой для построения многоразрядных счетчиков, примерно равно быстродействию стандартной четырехразрядной микросхемы комбинационного сумматора, используемой для построения накопителя 7. Поэтому можно считать, что при использовании для формирования фазовых добавок старших двенадцати разрядов накопителя 7 (на остальные разряды коммутатором 6 подключается нулевой код) потенциальное быстродействие устройства при формировании частотно-модулированных сигналов сохраняется. Для большинства практических применений оказывается достаточным изменение старших двенадцати разрядов кода начальной частоты Kf_H . Для обеспечения высокой точности задания скорости частотной модуляции обычно используются накопители 7 разрядностью 24-32 двоичных разряда. Период тактовых импульсов второго генератора 23 (используемых в режиме подготовки к работе для расчета полноразрядных кодов фазы) должен быть более чем в два раза большим периода тактовых импульсоЕ источника 10 тактовой частоты 10: f2rn 8итч/2.

Время подготовки к работе при изменении любого из m старших разрядов кода начальной частоты составит один период тактовых импульсов первого генератора 14, поскольку следующий импульс с выхода первого генератора 14 позволит формировать частотно-модулированный сигнал с новым значением начальной частоты без скачка и разрыва по частоте. При формировании квазинепрерывных частотно-модулированных сигналов, длительность которых равна периоду и> повторения, время подготовки к работе ппедлагаемого устройства будет в худшем сп/чае равно длительности фор м и р т м о го ч а с тот но- м одул и о о в а н н о го сигнала

: 131 · ф-рмгз'пп	·» ни и частот н о · * ·'» о д у л и о о -
ван НО ТО <3 : : 1 , 3: Л : 1 ,	:-» ιi.CHTpa.-ihH	ТО '1С<'ГГ'ТО,
равной г. ,· 1, ' T'j-o	но изменить	3'130 скоро-
СТИ час ТО ; ССС тоа/Н	/ то·’ и- ! fv-e. ПО	ревсла уст-
ройства з неким п	ЮДГОТСЧКИ К I	тзбоге. Для
этого необходимо	изменить на	ПРОТИВОПО-
ложное сост·?- что	старший разряд кода на-
чаль ной чего оты к	3. '30 втором	регистре 2.
При этом i то· .то B 'т	ТОрто ТОД Фаз	очойдобап-
КИ К.ТО/ .1333--31	;зззрпз'й едче	г на .7 . что
ПОГТОТО · то ЗШ .	' '3 !';ззсз!' ТО.	ТО1Щ0В. !-’1с-
ПОЛЬЩН ai ho стой· —	СТО тоерСИИ	!ТООКТр:ЗВ R
прсщто 1.1 :	• ТОД 1' ;· ПтоЗЬ	тото- ''·::ρ·
миров; ; ι. 33. 'То	Г Тс у V г/1. г! Ц г: 1	кто то - ιο-
лы о’/ : А- о г- ·/. ι з ι::	?п·; ? н<онем!·	ί частотной
Г/| TO/.1.VH - . ТО.то’ ’ . ' · то ТО Й	- М..-П ; Г ф\'НК1	:, · о на л ь н ι ,ι с
	—

СОЗМС)'1ТО' Т ТО ЬТО'ТОТОТОЗЭ О ТО IHTOТОТОТСрО ЧЭС Т О I · С М' .’' -Л Г- 1 -^; - О -1 О :· Ы ;; С ИГ ι 33 Л о г- ы о жн о фсрмирсь.; то οι гл ‘алы со с-тупснчатым законом ио o.i'ooiv; - о к vi и,ей частоты η течение дличелзноо’о сигнала, пре; .этом должны ЛИШЬ г' г-': Ь С 1 --- о0/0Д!.1е10Г,-1- закону

С’Орши·: ш . а ш > ι,г:*о i-opa '-tototo-'TO часто ТЫ Ki,, -то 'ι·Ο·₍:Ο·-·. регистре 2. КОТ 1ЫС используются Доз I |1-!|?1.;КЦНИ ВЫХОДИ Т' КОДОВ частоты од 'з -о·'-,-сзенгз! фазоьг-и дс-Гтак:КДуз ко о ооι: ι;-'ос :j: о р выходные коды Фазы. Время подготовки устройства к работе в этом реши ко; пазо-ι периоду колебаний источника «о такттоой частоты, т е. быстродейстьис η о в ыш а стоя. При задании нулевого кода скороеги частотной модуляции К предлагаемое устройство может быть использовано в качестве синтезатора ° сетки час

Claims (2)

1. Ф о р г- Ι у л а изобретен и я

   1. Си--ι газатор частотно-модулированных сигналов, содержащий поглелова>'ельно соединенные источник так говог| частоты, блок у 11 р а в ί н и я. блок Нормирования кода частоты и бток наг-’яти ;.оследоьательно соединенные нерпый регищр памяти и цифровой кс-'-тпарато;.·. накопи гель кодой и второй регистр памяти, второй вход цифрового компаратора объединен с кодовым входом первого регистра памяти и является первым кодовым сходом синтезатора частотно-модулированных сигналок;, третий вход цифрового компаратора объединен с кодовым входом второго регистра памяти и является вторым кодовым '.-ходом синтезатора часто т н о - м о д у л ι ί р и ванных сигналов, в ы х од цифрового компаратора подключен к установочному входу блока управления выход первого регистра памяти соединен с вторым входом блока формирования кода частоты, третий вход которого объединен с четвертым входом цифрового компаратора и под5 ключей к первому выходу второго регистра памяти, выход накопителя кодов соединен с вторым входом блока памяти, второй выход блока управления подключен к тактовому входу блока формирования кода частоты и к 10 входу разрешения записи блока памяти, адресный вход которого соединен с третьим выходом блока управления, о т л и чающийся тем, что, с целью повышения быстродействия путем уменьшения време15 ни подготовки к работе при изменении начальной частоты и знака скорости формируемых сигналов, введены последовательно соединенные третий регистр памяти и первый сумматор кодов, четвертый 20 регистр памяти, второй сумматор кодов и коммутатор, информационный и управляющий входы и выход которого подключены соответственно к выходу блока формирования кода частоты, к четвертому выходу бло25 ка управления и к первому входу накопителя кодов, вход синхронизации которого объединен с входами синхронизации первого, второго, третьего и четвертого регистров памяти и подключен к пятому выходу блока 30 управления, шестой выход которого соединен с входом установки нуля накопителя кодов, кодовый вход третьего регистра пагчпи подключен к первому выходу блока памяти, вторс'й выход которого соединен с 35 кодовым выходом четвертого регистра памяти, второй вход первого сумматора кодов соединен с выходом накопителя кодов, первый выход четвертого регистра памяти подключен к первому входу второго сумматора 40 кодов, второй вход которого объединен с вторым входом коммутатора и соединен с вторым выходом второго регистра памяти, выходы первого и второго сумматоров кодов, вторые выходы третьего и четвертого 45 регистров памяти являются соответственно первым, вторым, третьим и четвертым выходами синтезатора частотно-модулированных сигналов.
2. 2. Синтезатор по π. 1, о т л и ч а ю щ и й50 с я тем, что блок управления содержит последовательно соединенные первый генератор импульсов, первый ключ, элемент ИЛИ., первый счетчик, первый триггер, второй ключ, второй счетчик и второй триггер, 55 последовательно соединенные второй генератор импульсов и коммутатор, выход которого соединен с вторым входом первого счетчика, выход второго генератора импульсов подключен также к сигнальному входу второго ключа, второй вход элемента ИЛИ объединен с вторым входом первого триггера, вторым входом второго триггера и с установочным входом второго счетчика и является установочным входом блока управления, выход второго триггера является 5 первым выходом блока управления, первый выход первого триггера соединен с вторым входом коммутатора, второй выход первого триггера подключен к управляющему входу первого ключа и является четвертым выходом блока управления, выход второго ключа является вторым выходом блока управления, второй выход первого счетчика, выход коммутатора и выход элемента ИЛИ являются соответственно третьим, пятым и шестым выходами блока управления, третий вход коммутатора является сигнальным входом блока управления.

   Составитель Ю. Ковалев Редактор А.Мотыль Техред М.Моргентал Корректор Н.Король