SU1619332A1 - Устройство дл обучени проектированию логических узлов - Google Patents

Abstract

Изобретение относитс  к техни ческим средствам обучени  и может использоватьс  дл  макетировани  логической структуры проектируемых устройств. Цель изобретени  - расширение дидактических возможностей устройства. Устройство содержит генераторы 1, формирователи 2 последовательности импульсов, преобразователи 3 кодов, клавишные регистры 4, подключаемые к изучаемым цифровым элементам 5, индикаторы 6, коммутатор 7, триггеры 9, элементы И 10, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и счетчик 11. Устройство позвол ет тренировать навыки проектировани , сборки и отладки средств сжати  диагностической информации , средств обнаружени  и локал:г зации ошибок в цифровой информации, позвол ет изучать процессы обнаружени  ошибок в двоичных последовательност х . 2 ил. с ю (Я

Description

у

№

/7

15

to

У

/J

V

17

4ЈLJ

12

Claims (1)

1. Формула изобретения

   Устройство для обучения проектированию логических узлов, содержащее коммутатор, входы первой, второй, , третьей,и четвертой групп которого соединены с соответствующими ^выхода- ¹ ми генераторов, формирователей последовательности импульсов, преобразователей кодов и клавишных регистров соответственно, а выходы первой, вто- $ рой и третьей групп — с соответствующими входами формирователей последовательности импульсов, преобразователей кодов и клавишных регистров соответственно, выходы четвертой группы ю и входы пятой группы коммутатора являются соответственно выходами и входами устройства для подключения к изучаемым элЬментам, и индикаторы, отличающее с я тем, что, 15 с целью расширения дидактических возможностей устройства, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй триггеры, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,' группа триггеров, 20 элементы И и счетчик, информационный и установочный входы которого соединены с первым и вторым выходами ком мутатора соответственно, выходы первой группы - с соответствующими входами первого индикатора, а выходы второй группы - с первыми входами соответствующих элементов И, вторые входы которых подключены к выходу триггера, входу второго индикатора и первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы элементов И соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы и выходы которых подключены соответственно к выходам к информационным входам соответствующих триггеров, выходы триггеров группы соединены с входами соответствующих индикаторов группы, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к третьему выходу коммутатора., четвертый и пятый выходы которого соединены с синхровходами и установочными входами соответственно триггеров.

   Фиг. '2