SU1619274A1 - Устройство дл выбора по приоритету - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в многопроцессорных вычислительных системах дл  разрешени  конфликтов при одновременно обращении нескольких процессе- ров к общей пам ти. Цель изобретени  - расширение области применени  а счет введени  дополнительной дисциплины обслуживани  запросов типа кольцевого изменени  кодов приоритетов источников запросов. Цель изобретени  достигаетс  за счет введени  блока формировани  кода йриоритета, группы блоков элементов ИЛИ, двух групп элементов И, элемента ИЛИ и элемента НЕ. При этом обслуженному в данном цикле источнику присваиваетс  наибольший номер (младший приоритет), номера источников запросов, дл  которых они больше номера обслуженного, уменьшаютс  на единицу. Источник запроса с меньшим номером имеет больший приоритет . 1 з.п.ф-лы, 4 ил. а $ (Л

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в многопроцессорных вычислительных системах дл  разрешени  конфликтов при одновременном обращег нии нескольких процессоров к общей пам ти .

Цель изобретени  - расширение области применени  за счет введени  дополнительной дисциплины обслуживани  запросов типа кольцевого изменени  кодов приоритетов источников запросов .

На фиг.1 представлена структурна  схема устройстьа дл  выбора по приоритету; на фкг.2 - структурна  схема блока формировани  кода приоритета; на фиг.З - структурна  схема блоков с.лроса; на фиг.4 - структурна  схема блока анализа.

Устройство содержит матрицу блоков 1 опроса, группу блоков 2 анализа , группу элементов ИЛИ 3, группу триггеров 4, группу счетчиков 5, группу регистров 6, элемент НЕ 7, блок 8 Г формировани  кода приоритета, группу блоков элементов И 9, группу блоков элементов ИЛИ 10, блоков элементов И 11, элемент ИЛИ 12, входы 13 запроса устройства, вход 14 выбора дисциплины обслуживани  устрой- ства, тактовый вход 15 устройства.

Глок 8 формировани  кода приоритета содержит группу блоков элементов И 16, группу счетчиков 17, группу дешифраторов 18, группу блоков элементов И 19, группу элементов ИЛИ 20, группу элементов ИЛИ 21, группу блоков элементов И 22 и группу элементов ИЛИ 23.

О5

QD № J

4ь

Блок 1 опроса содержит регистр 24 элемент И-ИЛИ 25, элемент ИЛИ 26, элемент И 27.

Блок 2 анализа содержит элементы НЕ 28 и элемент И 29. Элементы 26 и 27 задействованы только в блоках } последнего столбца матрицы.

Устройство позвол ет выдел ть код приоритета процессора в соответствии с минимальным числом обращений процессоров (минимальным значением, записанным на счетчиках 5) при отсутствии сигнала на входе 14 устройства или в соответствии с кольцевым изменением приоритета при наличии сигнала на входе 14 устройства,

Устройство работает следующим образом .

Перед началом работы все блоки устанавливаютс  в исходное состо ние: регистры 24 блоков 1 опроса и счетчики 5 - в нулевое состо ние, триггеры 4 - в единичное состо ние, в регистры 6 записываетс  код номера ис- точника запроса (процессора), в счетчики 17 блока 8 формировани  кода приоритета также записываетс  код номера источника запроса. В процессе работы устройства содержимое счетчиков 17 блока 8 формировани  кода приоритета измен етс  в соответствии с алгоритмом кольцевого изменени  приоритета по следующему правилу. В счетчик 17, соответствующий обслуженному процессору, записываетс  максимальный код, а содержимое других счетчиков 17 значени  которых на момент обслуживани  больше значени  счетчика 17 обслуженного процессора, уменьшаетс  на единицу. Содержимое счетчиков 17, дл  которых эта условие не выполн етс  остаетс  без изменени . При этом начало цикла выделени  номера очередного процессора начинаетс  только после окончани  предыдущего цикла, а регистры 24 блоков 1 опроса устанавливаютс  в нулевое состо ние после окончани  каждого цикла выделени  номера процессора. Через входы 13 в устройство поступают импульсы запроса от каждого процессора, которые устанавливают в нулевое состо ние соответствующий триггер 4 и одновременно поступают на вход соответствующих счетчиков 5 и суммируютс  с их содержимым.

Коды счетчиков 5 используютс  при выделении кода номера процессора в

0

г

5

0

0

5

0

5

соответствии с минимальным числом обращений (отсутствие сигнала на входе 14) . При кольцевом изменении приоритета (наличие сигналов на входе 14) вместо соответствующих разр дов кодов счетчиков 5 на вход блоков 1 опроса поступают коды нулей. Двоичный код номера процессора, которому разрешено обратитьс  в пам ть, выдаетс  с соответствующего регистра 6 через блоки элементов И 11 и блок элементов ИЛИ 3 на выходы устройства.

Рассмотрим работу устройства при наличии сигнала на входе 14. При поступлении импульсов запроса на входы 13 соответствующий триггер 4 устанавливаетс  в нулевое состо ние. Пр мые коды номеров источников запросов с счетчиков 17 блока 8 формировани  кода приоритета поступают на соответствующие дешифраторы 18. Обратные коды со счетчиков 17 поступают на выход блока 8 формировани  кода приоритета и далее на входы блоков элементов И 9. С выходов блоков элементов И 9 коды через блоки элементов ИЛИ 10 поступают на входы соответствующих бгокоз 1 опроса, причем в разр дах , соответствующих разр дам счетчиков 5, записаны коды нул . На первый разр д блоков 1 опроса поступает инверсное значение с соответствующего триггера 4.

Таким образом, на ВУОД блока 1 опроса, в общем случае, поступ т различные числа в обратном коде.Каждое число под действием тактового сигнала , поступающего на вход 15, проходит через свою группу блоков 1 опроса . На входы блока 2 анализа. Если одноименные разр ды всех чисел равны нулю или единице, то все числа передаютс  без изменени  в регистры 24 соответствующих блоков 1 опроса дл  дальнейшего анализа. Если же дл  одних чисел разр ды равны единице, а дл  других - равны нулю, то последние в дальнейшем не рассматриваютс  и в регистры 24 блоков 1 опроса соответствующие группы не записываютс . Выделенное на последнем шаге число записываетс  в регистр 24 последнего блока 1 опроса последнего столбца и через элементы ИЛИ 26,И 27 выдаетс  управл ющий сигнал. Этот сигнал поступает на соответствующий блок элементов И 11, по которому код номера процессора, которому разрешено обратитьс  в пам ть, с выхода соответствующего регистра 6 через блок элементов ИЛИ 3 выдаетс  на1 выход устройства .

Кроме того, управл ющий сигнал с выхода соответствующего блока 1 опроса поступает на установку в единичное состо ние соответствующего триггера 4 и на соответствующий управл ющий вход блока 8 формировани  кода приоритета дл  изменени  кодов приоритетов , записанных в счетчиках 17 блока 8.

Изменение кода приоритета осуществл етс  следующим образом.

В счетчик 17 через соответствующий блок элементов И по соответствующему управл ющему сигналу на входе блока 8 записываетс  код с выхода регистра 6, т.е. код номера старшего процессора. Одновременно по соответствующему управл ющему сигналу, поступающему на входы блоков 19 элементов И определ етс  текущий номер обслуженного процессора. Дл  этого пр мые коды со счетчиков 17 поступают на входы соответствующих дешифраторов 18, Сигнал с выхода дешифратора 18, соответствующего текущему номеру процессора, поступает на входы элементов И соответствующих блоков элементов И 19,22. С выхода блока 19 код поступает на входы элементов ИЛИ 20 и далее на входы элементов ИЛИ группы 21, С выходов группы элементов ИЛИ 21 полученный код поступает на входы блоков элементов И 22. На первые входы элементов И поступают сигналы с выходов соответствующих дешифраторов 18 в блоке 8 формировани  кода приоритета. Если в каком-либо блоке 22 на входах окажутс  две единицы, то с выхода И выдаетс  код единицы. Таким образом, с выходов элементов И каждого блока 22 код единицы выдаетс  только с выхода одного элемента И, в противном случае с выходов всех элементов И соответствующего блока 22 выдаютс  коды нул . Коды с выходов блоков 22 поступают на входы соответствующих элементов ИЛИ 23. Если на одном из входов элемента ИЛИ присутствует единица, то с выхода этого элемента поступает код единицы на вычитающий вход соответствующего счетчика 17. В результате, 1код, записанный на счетчике 17 блока 8, уменьшаетс  на единицу.

0

5

0

5

0

5

0

5

0

5 J

Таким образом, после окончани  цикла работы в счетчике 7 будет записан максимальный код приоритета, в счетчиках 7} коды которых были больше кода в указанном счетчике, будут получены ко,ь единиц меньше соответствующих предшествующих кодов. В остальных счетчиках значени  кодов не измен ютс . Полученные текущие значени  кодов приоритетов в обратном коде с выходов счетчиков 17 поступают на соответствующие выходы блока 8 формировани  кода приоритета.

При поступлении на входы 13 следующего импульса запроса или наличии единицы в триггерах 4 работа устройства повтор етс . При отсутствии сигнала на входе 14 элемента НЕ 7 открываютс  первый и последний блоки элементов И 9. Коды приоритета с выходов счетчиков 5 и регистров 6 поступают через эти блоки и на входы блоков 1 опроса первого столбца. Да лее устройство работает аналогично описанному. Причем коды приоритетов с выходов блока 8 формировани  кода приоритета на входых первых блоков 1 опроса не поступают.

При отсутствии необслуженных запросов триггеры 4 наход тс  в единичном состо нии. Нулевые сигналы с инверсных выходов триггеров 4 поступают на входы элемента ИЛИ 12, ас его выхода через четвертый управл ющий вход блоков 1 опроса последнего столбца на первый вход элемента И 27 и закрывает его.

После поступлени  на один из выходов 13 устройства импульса запроса соответствующий триггер 4 устанавливаетс  в нулевое состо ние, элемент И 27 блоков 1 опроса открываетс , а устройство будет осуществл ть выделение номера процессора в соответствии с описанным алгоритмом.

Claims (2)

1. Устройство дл  выбора по приоритету , содержащее матрицу п-блоков опроса, группу блоков анализа, группу триггеров, группу счетчиков,группу регистров,группу блоков элементов ИЛИ, причем группы выходов блоков опроса 1-го (1 1,... ,т - 1 , т - число разр дов кода приоритета) соединены с группами входов блоков опроса

(1 + 1)го столбца матрицы, первый информационный вход 1-го (i 1 ,. ... ,п, п - число запросов) блока опроса первого столбца матрицы соединен с выходом 1-го триггера группы, с первым управл ющим входом i-го блока опроса и с соответствующим информацион- ным входом первого блока анализа группы , первые управл ющие входы блоков опроса j-ro (j 2,..,m) столбца матрицы соединены с информационным входом группы информационных входов своего блока опроса и с соответст- вующим информационным входом j-ro блока анализа группы, вторые управл ющие входы блоков опроса К-го (К 1...т) столбца матрицы соединены с выходом К-го блока анализа группы, третьи управл ющие входы всех блоков опроса матрицы соединены с тактовым входом устройства каждый вход запроса устройства соединен с нулевым входом одноименного триггера групп, единичный вход каждого триггера группы соединен с управл ющим выходом одноименного блока опроса тто столбца матрицы, счетный вход каждого счетчика группы соединен с соответствующим входом запроса устройства , выходы блока элементов ИЛИ соединены с выходами устройства, отличающее с  тем, что, с целью расширени  области применени  за счет введени  дополнительной дис4- циплины обслуживани  запросов типа кольцевого изменени  кодов приоритетов источников запросов, в него введены блок формировани  кода приоритета , группы блоков элементов ИЛИ, две группы блоков элементов И, элемент ИЛИ и элемент НЕ, причем вход выбора дисциплины обслуживани  устройства соединен с входом элемента НЕ и с управл ющими входами нечетных блоков элементов И лервой группы, информационные входы четных блоков элементов И соединены с соответствующими выходами блока формировани  кода приоритета, управл ющие входы которо- го соединены с управл ющими выходами блоков опроса m-го столбца матрицы и с управл ющими входами блоков элементов И второй группы, информационные входы которых соединены с пр мы- ми выходами одноименных регистров группы, нулевые выходы которых соединены с первыми информационными входами нечетных блоков элементов И первой

группы, управл ющие входы которых соединены с выходом элемента НЕ, вторые информационные входы всех блоков элементов И первой группы соединены с инверсными выходами соответствующих счетчиков группы, выходы каждой пары блоков элементов И первой группы соединены с входами соответствующего блока элементов ИЛИ группы, выходы которых соединены с группами информационных входов блоков опроса первого столца матрицы, информационные входы блока формировани  кода приоритета соединены с пр мыми выходами последнего регистра группы, выход каждого триггера группы соединен с соответствующим входом элемента ИЛИ, выход которого соединен с четвертыми управл ющими входами блоков опроса m-го столбца матрицы, выходы блоков элементов И второй группы соединены с группами входов блока элементов ИЛИ.

2. Устройство по п,1, отличающеес  тем, что блок формировани  кода приоритета содержит две группы блоков элементов И, группу счетчиков, группу дешифраторов, m групп элементов И, три группы элементов ИЛИ, причем информационные входы блока соединены с информационными входами блоков элементов И лервой группы, управл ющие входы каждого блока элементов И первой и второй групп соединены с одноименным управл ющим входом блока, группа выходов каждого блока элементов И первой группы соединена с группой информационных входов одноименного счетчика группы, инверсные выходы счетчиков группы  вл ютс  выходами блока, пр мые выходы каждого счетчика группы соединены с входами одноименного дешифратора группы, выходы каждого дешифратора группы, кроме последнего выхода, соединены с информационными входами одноименного блока элементов И второй группы, одноименные выходы групп выходов каждого блока элементов И второй группы соединены с входами одноименного элемента ИЛИ первой группы, выход каждого элемента ИЛИ первой группы соединен с входами одноименного и всех последующих элементов ИЛИ второй группы, выход каждого элемента ИЛИ второй группы соединен с первым входом одноименного элемента И каждой из m групп, второй вход i-го (i 1...Ш-1) элемента И

каждой из m групп соединен с (1+1)-мэлемента ИЛИ третьей группы, выхо

выходом одноименного дешифратора труп-каждого элемента ИЛИ третьей группы

ггы, выходы элементов И каждой из шсоединен со счетным входом одноименногрупп соединены с входами одноименного сго счетчика группы.

Фигл

блок опроса

Фиг. з

блок анализа