SU1614113A1 - Устройство компандировани звуковых сигналов - Google Patents

Abstract

Изобретение относитс  к технике цифрового звукового вещани  и звукового сопровождени  телевидени . Целью изобретени   вл етс  уменьшение искажений при передаче путем уменьшени  шумов квантовани . Устройство содержит передатчик, включающий масштабирующий усилитель, первый аналого-цифровой преобразователь, первый блок задержки, первый синхронизатор и приемник , включающий блок разделени  сигналов, цифроаналоговый преобразователь и второй синхронизатор. Цель изобретени  достигаетс  введением в передатчик второго блока задержки, регистра сдвига, второго аналого-цифрового преобразовател , регистра пам ти, вычислител  разностного кода элемента ИЛИ, коммутатора первого блока пам ти и решающего блока, а также введением в приемник второго блока пам ти и второго масштабирующего усилител . Устройство обладает повышенной точностью передачи звуковой информации за счет формировани  сигнала управлени  преобразованием кодов мантиссы в первом аналого-цифровом преобразователе, завис щего от максимального кода пор дка, определенного именно дл  данных отсчетов. 5 ил.

Description

Изобретение относитс  к технике передачи звуковых сигналов в цифровой форме, в частности к устройствам цифрового звукового вещани  и звукового сопровождени  телевидени , т.е. к устройствам с временным разделением сигналов.

Цель изобретени  - уменьшение искажений при передане путем уменьшени  шу- ,мов квантовани .

Нафиг.1 и 2 показаны структурные схемы передатчика и приемника устройства компан- дировани  звуковых сигналов; на фиг.3-5 - временные диаграммы работы соответственно синхронизаторов и блока разделени  сигналов устройства компандировани  звуковых сигналов.

Устройство компандировани  звуковых сигналов содержит первый масштабирующий усилитель 1, первый аналого-ць«})ровой

преобразователь (АЦП) 2, первый 3 и второй 4 блоки задержки, регтистр 5 сдвига, второй АЦП 6, регистр 7 пам ти, вычислитель 8 разностного кода, первый синхронизатор 9, элемент ИЛИ 10, блок 11 разделени  сигналов , цифроаналоговый преобразователь (ЦАП) 12, второй синхронизатор 13, второй, блок 14 пам ти, второй масштабирующий усилитель 15, коммутатор 16, первый блок 17 пам ти, решающий блок 18, второй вход . 19 масштабирующего усилител  1, преобразователь 20 кодов, сигнальный вход 21, преобразовател  20, определитель 22 максимального кода пор дка, управл ющий вход 23 преобразовател  20, тактовый вход 24 преобразовател  20, первый 25, второй 26, третий 27 и четвертый 28 выходы синхронизатора 9, первый вход 29 масштабирующего усилител  15, первый 30, второй 31

О

со

третий 32 и четвертый 33 выходы синхронизатора 13, второй вход 34 блока 11 и первый 35 и второй 36 выходы блока 11,

Устройство кбмпандировани  звуковых сигналов работает следующим образом.

Дискретизированные отсчеты сигнала поступают параллельно на масштабирующий усилитель 1 и АЦП 6, определ ющий в циф- (эовой форме номер поддиапазона, к которо- иу принадлежит данный отсчет сигнала I текущий код пор дка данного отсчета). Теку- дие коды пор дка, воздейству  на цифровой управл ющий вход 19 масштабирующего усилител  1 измен ют его коэффициент усилени  Нодвоичному закону, причем дл  наименьше- 0 поддиапазона уровней входного сигнала юэффициент усилени  максимален. Преоб- эазование в масштабирующем усилителе 1 этсчеты сигнала кодируютс  в АЦП 2 в линей- 10Й форме, формиру  коды мантисс отсчетов, тричем число разр дов на выходе АЦП 2 со- |этветствует числу разр дов компандирован- Иого кода.

: Код мантиссы каждого отсчета задерживаетс  в блоке задержки 3 на врем , равное периоду блока отсчетов, а затем поступает на сигнальный вход 21 преобразовател  кодов 20.

С выхода АЦП 6 текущие коды пор дка каждого отсчета поступают на определитель 22 максимального кода пор дка за дан- Иый блок отсчетов. Определитель 22 иаксимального кода пор дка состоит из элока 17 пам ти, решающего блока 18 и регистра 7 пам ти. Решающий блок 18 с настотой следовани  отсчетов производит :равнение предыдущего кода пор дка А, записанного в блоке 17 пам ти, с текущим одом пор дка Б и, если , дает разрешение на запись его в блок 17 пам ти. Максимальный код пор дка с выхода блока 17 пам ти переписываетс  в регистр 7 с частотой следовани  блоков отсчетов и сохран етс  в нем на этот период.

Максимальный код пор дка подаетс  параллельно на вход элемента ИЛИ 10 и на первый вход вычислител  8 разностного кода . На второй вход вычислител  8через блок 4 задержки поступают текущие значени  кодов пор дка каждого отсчета. Вычислитель В разностного кода вычисл ет арифметическую разность максимального и текущего кодов пор дка.

В качестве примера в табл.1 приведен алгоритм работы вычислител  8 разностного кода ,дл  варианта с п тью поддиапазонами кодировани .

Разностный код с выхода вычислител  8 поступает на управл ющий вход 23 преобразовател  кодов 20. Преобразователь кодов 20 состоит из регистра 5 сдвига и коммутатора 16. Поступающий на сигнальный вход 21 код мантиссы с частотой следовани  тактов (тактовый вход 24) записываетс  в

регистр 5 сдвига, а считываетс  с выхода коммутатора (мультиплексора) 16 со сдвигом , определ емым структурой кода (управл ющий вход 23) с выхода вычислител  8 в соответствии с табл.2 (т.е. со сдвигом в за0 висимости от веса разностного кода). При совпадении максимального и текущего кодов (нулевой разностный код) сдвига разр дов не происходит. Изменение разности на единицу приводит к сдвигу старших разр 5 дов кода мантиссы на один разр д и т.д. В качестве примера в табл.2 приведен алгоритм преобразовани  дл  10-разр дного кода мантиссы.

Последовательность выполнени  опера0 ций и формирование управл ющих последовательностей осуществл ет синхронизатор 9, на выходе 27 (фиг.Зб) которого формируетс  последовательность импульсов с частотой следовани  отсчетов, на выходе 28 (фиг.За) 5 с тактовой частотой, на выходе 25 (фиг.Зв) - с частотой следовани  блоков отсчетов. На выходе 26 (фиг.Зг) синхронизатора 8 формируетс  маркерный сигнал, объедин емый во времени с выходными сигналами преобразо0 вател  20 и определител  22 максимального кода в элементе ИЛИ 10.

В приемнике синхронизатор 13 из входного сигнала (фиг.4а) выдел ет маркерный сигнал (выход 32, фиг.4г), который,воздейст5 ву  на блок 11 разделени  сигналов, обеспе- чивает разделение кодов пор дка и мантиссы. На выходе 31 (фиг.4б) формируютс  сигналы тактовой частоты, на выходе 30 (фиг.4в) - сигналы частоты отсчетов, на

0 выходе 33 (фиг.4д) выдел етс  сигнал кода пор дка.

С учетом наличи  сигнала начала каждого цикла передачи (вход 34 блока 11) производитс  разделение сигналов кода пор дка

5 (выход 36, фиг.5) и блока кодов мантисс отсчетов (выход 35, фиг.5б).

Коды мантисс отсчетов подвергаютс  преобразованию в ЦАП 12. Код пор дка запоминаетс  в блоке 14 пам ти и управл ет

0 коэффициентом усилени  масштабирующего усилител  15 по первому входу 29. Смена кодов пор дка в блоке 14 производитс  с частотой следовани  блоков отсчетов. Восстановленные в масштабирующем усилите5 ле 15 отсчеты сигнала подаютс  на выход устройства.

Таким образом, устройство компанди- ровани  звуковых сигналов позвол ет повысить точность передаваемой звуковой информации за счет формировани  сигнала

управлени  преобразованием блока кодов мантиссы, завис щего от максимального кода пор дка, определенного именно дл  дак- ногр блока отсчетов. За счет повышени  точности, достигаемой в устройстве, умень- шаетс  шум квантовани . Устройство также позвол ет использовать АЦП и ЦАП, разрешающа  способность которых на 3-4 разр да меньше, чем у известных устройств цифрового компандировани .

Claims (1)

1. Сущность предлагаемого изобретени  не измен етс  от способа передачи сигналов (в последовательной или параллельной форме, сосредоточенно или рассосредоточено), наличи  или отсутстви  систем кодозащиты и методов достижени  синхронизма. Формула изобретени  Устройство компандировани  звуковых сигналов, содержащее приемник и передатчик , вход которого  вл етс  входом устрой- ства компандировани  звуковых сигналов, выходом которого  вл етс  выход приемника , при этом передатчик содержит первый синхронизатор и последовательно соединенные первый масштабирующий усилитель, первый аналого-цифровой преобразователь и первый блок задержки, а приемник содержит второй синхронизатор и последовательно соединенные блок разделени  сигналов и цифроаналоговый преобразователь, второй вход которого подключен к первому выходу второго синхронизатора, при том первый вход первого масштабирующего усилител  и первый вход блока разделени  сигналов  вл ютс  соответственно входами передатчика и приемника, отличающеес  тем, что, с целью уменьшени  искажений при передаче путем уменьшени  шумов квантовани , в пе- редачик введены второй блок задержки, регистр сдвига и последовательно соединенные второй аналого-цифровой преобразователь, решающий блок, первый блок пам ти, регистр пам ти, вычислитель разностного кода.

   коммутатор и элемент ИЛИ, в приемник введены последовательно соединенные второй блок пам ти и второй масштабирующий усилитель , выход которого  вл етс  выходом приемника, а второй вход подключен к выходу цифроаналогового преобразовател , третий вход которого подключен к второму выходу второго синхронизатора, третий и четвертый выходы которого подключены соответственно к второму входу блока разделени  сигналов и первому входу второго блока пам ти, второй вход которого подключен к второму выходу блока разделени  сиг- налрв, первый вход которого подключен к входу второго синхронизатора, при этом выход второго аналого-цифрового преобразовател  подключен к второму входу первого масштабирующего усилител  и через второй блок задержки - к второму входу вычислител  разностного кода, первый вход которого подключен к второму входу элемента ИЛИ, выход которого  вл етс  выходом передатчика, а третий вход подключен к первому выходу первого синхронизатора, второй выход которого подключен к второму входу регистра пам ти и второму входу первого блока пам ти, первый выход и третий вход которого подключены соответственно к второму и первому входам решающего блока , а четвертый вход - к вторым входам первого и второго аналого-цифровых преобразователей и третьему выходу первого синхронизатора, четвертый выход которого подключен к третьему входу первого аналого- цифрового преобразовател  и первому входу регистра сдвига, п выходов которого подключены соответственно к дополнительным входам коммутатора, а второ / вход - к выходу первого блока задержки, при этом первый вход первого масштабирующего усилител  подключен к входу второго аналого-цифрвого преобразовател .

   Таблица

   Алгоритм работы вычислител  разностного кода 8 дл  варианта с п тью поддиапазонами кодировани 

   Алгоритм преобразовани  кодов дл  10-разр дного кода мантиссы ( S - знаковый разр д, ai,...,a9 - значащие разр ды)

   jiL

   11

   35

   36

   30

   /J 1

   Таблица 2

   12

   15

   31

   29

   12

   Фиг.2

   r-t

   с.

   С

   с

   с...

   fZ

   с

   «а to

   rj

   I