SU1608799A1

SU1608799A1 - Device for forming quarternary-coded sequences

Info

Publication number: SU1608799A1
Application number: SU894638660A
Authority: SU
Inventors: Михаил Алексеевич Шомников; Петр Васильевич Гришин; Анатолий Павлович Чистяков; Виктор Евгеньевич Борисиков
Original assignee: Ленинградское высшее военное инженерное училище связи им.Ленсовета
Priority date: 1989-01-17
Filing date: 1989-01-17
Publication date: 1990-11-23

Abstract

Изобретение относитс к радиотехнике и может примен тьс в системах передачи информации, синхронизации, где требуетс использование сигналов с высокой структурной скрытностью. Целью изобретени вл етс повышение информативности устройства. Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ 3, N-разр дный счетчик 4, N-разр дный регистр 5, N логических блоков 6, выполненных на элементах И 7 и элементе ИЛИ 8, группы элементов И 9 и 11, сумматоры 10, 12, 13 по модулю два, модул тор 14. 1 ил.The invention relates to radio engineering and can be applied in information transmission systems, synchronization, where the use of signals with high structural secrecy is required. The aim of the invention is to increase the information content of the device. The device contains a generator of 1 clock pulses, trigger 2, element OR-NOT 3, N-bit counter 4, N-bit register 5, N logical blocks 6 executed on AND 7 elements and OR 8 element, groups of AND 9 elements and 11, adders 10, 12, 13 modulo two, modulator 14. 1 sludge.

Description

Изобретение относится к радиотехнике и может применяться в системах передачи информации, синхронизации, где требуется использование сигналов с высокой структурной скрытностью.The invention relates to radio engineering and can be used in information transmission systems, synchronization, where the use of signals with high structural secrecy is required.

Цель изобретения - повышение информативности устройства.The purpose of the invention is to increase the information content of the device.

На чертеже показана функциональная схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.

Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент 14ЛИ-НЕ 3, η-разрядный счетчик 4, η-разрядный регистр 5, η логических блоков 6, каждый из которых выполнен на элементах И 7ι-7_π и элементе ИЛИ 8, первую группу элементов И 9ι-9η и первый сумматор 10 по модулю два, составляющие первый арифметический, блок, вторую группу элементов И 111-11_п и второй сумматор 12 по модулю два, составляющие второй арифметический блок, третий сумматор 13 по модулю два и модулятор 14.The device contains a clock generator 1, trigger 2, element 14LI-NOT 3, η-bit counter 4, η-bit register 5, η of logical blocks 6, each of which is executed on the elements And 7ι-7 _π and the element OR 8, the first the group of elements And 9ι-9η and the first adder 10 modulo two making up the first arithmetic block, the second group of elements And 111-11 _p and the second adder 12 modulo two making up the second arithmetic block, the third adder 13 modulo two and modulator 14 .

Устройство работает следующим образом.The device operates as follows.

После запуска устройства триггер 2 переходит в единичное состояние. Одновременно на выходе элемента ИЛИ-HE 3 образуется перепад уровня с единичного на нулевой, что обеспечивает установку нулевого уровня на входе установки в 0 счетчика 4, запись в регистр 5 его входных состояний, которые были на первых информационных входах в момент стробирования запускающего импульса, включение модулятора 14. Так как нулевой потенциал на входе установки в 0” счетчика 4 является одновременно разрешающим счет, то с приходом очередного тактового импульса генератора 1 состояние счетчика 4 начинает меняться. Ровно через 2^П'¹ тактов на последнем η-м выходе счетчика 4 появляется единичный потенциал, который возвращает в нулевое состояние триггер 2. Но нулевое состояние на выходе элемента ИЛИ-НЕ 3 не исчезает, так как единичное состояние последнего разряда счетчика 4 теперь будет на другом входе элемента ИЛИ-НЕ 3 еще равно 2^П'¹ тактов. В момент возврата последнего разряда счетчика 4 в нулевое состояние на входах элемента ИЛИ-HE 3 будут нулевые состояния, что соответствует возврату устройства в исходное состояние.After starting the device, trigger 2 goes into a single state. At the same time, at the output of the OR-HE 3 element, a level difference is formed from unit to zero, which ensures that the level at the input of the installation is set to 0 at counter 4, writing to the register 5 of its input states, which were at the first information inputs at the time of triggering of the triggering pulse, modulator 14. Since the zero potential at the input of the 0 ”installation of counter 4 is simultaneously enabling the count, then with the arrival of the next clock pulse of the generator 1, the state of the counter 4 begins to change. Exactly after 2 ^P ' ¹ clock cycles, at the last ηth output of counter 4, a unit potential appears that returns trigger 2 to the zero state. But the zero state at the output of the OR-NOT 3 element does not disappear, since the single state of the last discharge of counter 4 will now be at the other input of the OR-NOT 3 element is still 2 ^P ' ¹ clock cycles. At the time of the return of the last discharge of counter 4 to the zero state, the inputs of the OR-HE 3 element will have zero states, which corresponds to the return of the device to its original state.

Знак для η слагаемых, каждое из которых является некоторой последовательностью из 2^П элементов, объясняет назначение сумматора 10 по модулю два в первом арифметическом блоке, на выходе которого должен быть сформирован код последовательности Уолша. Каждое слагаемое на входах сумматора 10 является последовательностью Радемахера (7). Каждая (п-]+1)-я последовгтельность Радемахера (где j = 1,2.....η) поступает на j-й элементThe sign for η terms, each of which is a sequence of 2 ^{элементов} elements, explains the purpose of the adder 10 modulo two in the first arithmetic block, at the output of which the Walsh sequence code should be generated. Each term at the inputs of adder 10 is a Rademacher sequence (7). Each (n -] + 1) -th sequence of Rademacher (where j = 1,2 ..... η) arrives at the jth element

И 9 с j-ro выхода счетчика 4, когда он находится в динамическом режиме и когда на другом входе j-ro элемента И 9 установлен единичный потенциал с j-ro выхода регистра 5, в который был записан двоичный код инверсного η-разрядного представления номера формируемой последовательности Уолша. Если на j-м выходе регистра 5 установлен нулевой потенциал, то этот потенциал подается на вход j-ro элемента И 9, который закрывается и, следовательно, не пропускает (п-]+1)-ю последовательность Радемахера на j-й вход сумматора 10.And 9 from the j-ro output of counter 4, when it is in dynamic mode and when the other input of the j-ro element of And 9 is set to a single potential from the j-ro output of register 5, into which the binary code of the inverse η-bit representation of the number was written formed Walsh sequence. If zero potential is set at the jth output of register 5, then this potential is fed to the input of the j-ro of the And 9 element, which closes and therefore does not pass the (n -] + 1) -th Rademacher sequence to the jth adder input 10.

Знак для (п-1) слагаемых, каждое из которых является некоторой последовательностью из 2^П элементов, объясняет назначение сумматора 12 по модулю два во втором арифметическом блоке, на выходе которого должен быть сформирован код производящей последовательности. Каждое слагаемое на входах сумматора 12 является результатом логического умножения на элементах 11 и двух кодовых последовательностей. Одной из входных кодовых последовательностей J-ro элемента И 11 (где j = 1,2.....п-1) является последовательность, которая формируется на выходе j-ro логического блока 6,.поэтому первый вход j-ro элемента И 11 соединен с выходом j-ro логического блока 6. Другой входной кодовой последовательностью, поступающей на другой вход j-ro элемента И 11, является последовательность, формируемая на выходе (j+1)-ro логического блока 6, поэтому другой вход j-ro элемента И 11 соединен с выходом (j+1)-ro логического блока 6.The sign for the (n-1) terms, each of which is a sequence of 2 ^{элементов} elements, explains the purpose of the adder 12 modulo two in the second arithmetic block, at the output of which the code of the generating sequence must be generated. Each term at the inputs of the adder 12 is the result of logical multiplication by elements 11 and two code sequences. One of the input code sequences of the J-ro element And 11 (where j = 1,2 ..... p-1) is the sequence that is formed at the output j-ro of the logical block 6, therefore the first input j-ro element And 11 is connected to the output of j-ro of logic block 6. Another input code sequence fed to the other input of j-ro of AND 11 is the sequence generated at the output of (j + 1) -ro of logic block 6, so the other input is j-ro element And 11 is connected to the output of (j + 1) -ro logical block 6.

Наличие первых входов j-ro логического блока 6 (где j = 1, 2.....η), по которым поступают соответствующие последовательности Радемахера и которые поэтому соединены с соответствующими выходами счетчика 4, и вторых входов j-ro логического блока 6, которые являются вторыми информационными входами устройства yi , .....Уп . объясняет назначение j-ro логического блбка 6, на выходе которого формируется (п-1+1)-я последовательность Радемахера, где 1 = 1, 2.....η является номером позиции yj-ro информационного входа устройства, на которой установлен единичный потенциал. При этом на остальных (п-1) позициях yj-го информационного входа установлены нулевые потенциалы.The presence of the first inputs of j-ro logic block 6 (where j = 1, 2 ..... η), through which the corresponding Rademacher sequences arrive and which are therefore connected to the corresponding outputs of counter 4, and the second inputs j-ro of logic block 6, which are the second information inputs of the device yi, ..... Pack. explains the purpose of the j-ro logical block 6, at the output of which the (n-1 + 1) -th Rademacher sequence is formed, where 1 = 1, 2 ..... η is the position number yj-ro of the information input of the device on which unit potential. Moreover, at the remaining (n-1) positions of the yj-th information input, zero potentials are established.

Состояния элементов памяти регистра 5 в динамическом режиме работы счетчика 4 остаются неизменными, даже если на ин5 фо мя рмационных входах регистра 5 в это вресостояния меняются. Смена состояний выходов регистра 5 возможна лишь при очередном запуске устройства. Смена состояй на вторых информационных входах уст ройства /1 , уг.....Уп также должна производиться в промежутках между запускаустройства.The states of the memory elements of the register 5 in the dynamic mode of operation of the counter 4 remain unchanged even if they change at the information 5 of the input inputs of the register 5. Changing the status of the outputs of the register 5 is possible only at the next start of the device. The change is composed of the second information inputs of the device / 1, ug ..... Pack must also be made in the intervals between the start of the device.

Сумматор 13 складывает по модулю 2 исходную последовательность Уолша и производящую последовательность, формируя на :воем выходе двоичную производную после довательность. Поэтому первый и втол входы сумматора 13 соединены тветственно с выходом сумматора 10 »вого арифметического блока, с которого тупает последовательность Уолша, и с юдом сумматора 12 второго арифметичевсех η последовательностей Радемахера, поступающих на соответствующие его первые входы; номер i позиции с единичным ни ми ро сос пер пос вы>: ского блока, с которого поступает производящая последовательность.Adder 13 adds, modulo 2, the original Walsh sequence and the generating sequence, forming a binary derivative sequence on its output. Therefore, the first and half inputs of the adder 13 are connected respectively with the output of the adder 10 ”arithmetic block, from which the Walsh sequence is stupid, and with the adder 12 of the second arithmetic all η Rademacher sequences arriving at its corresponding first inputs; the number of the position i with a single unit of the first pos:> block from which the generating sequence arrives.

Таким образом, на выходе сумматора 13 дые 2^П тактов работы генератора 1 форуется лроизводный двоичный код, котопоступает на информационный вход улятора 14. Модулятор 14 формирует из лчного кода в соответствии с потенциаI на втором управляющем входе четверчно-кодированныйкод (последовательность из четырех элементов), который условно обозначим в виде а ,β , δ ,γ. Логика работы модулятора 14 задается следующим образом:Thus, at the output of the adder 13 days 2 ^P clocks of the generator 1, the binary derivative code meets that comes to the information input of the transmitter 14. Modulator 14 generates a quad-coded code (sequence of four elements) from the personal code I at the second control input, which is conventionally denoted as a, β, δ, γ. The logic of the modulator 14 is defined as follows:

ка»; мир¹рый МОД' дво лом т и сс , если Шнф — 01 ί, __п β ί, ^ψ ί г если Uvnpii = 0 р , если и_Инф = 1 j ^ур д , если UuiHtb ~ 0) | _.ka "; the world is the ^first MOD 'double c and ss, if Shnf - 01 ί, _ _n β ί, ^ψ ί g if Uvnpii = 0 p, if and _And nf = 1 j ^ur d, if UuiHtb ~ 0) | _.

у, если и_ИНф = 1J ^ур y, if and _IN f = 1J ^ur

Наличие в предлагаемом устройстве логических блоков 6, дающих устройству вторые ΠΟ3ΒΙ П0СЛ1 ходе рой I менуть структуру двоичного производного кода ра, что является существенным отличием от известного устройства. При этом, чтобы сохранялись корреляционные свойства формируемых инфс| Ηοπρι следующим требованиям: п-позиционная Ууй комбинация должна иметь только на одной позиции единичный потенциал, ее номер i (где 1 = 1, последовательности Радемахера, которую будет информационные входы γι ,уг.....у_п , оляет менять структуру производящей едовательности, формируемой на высумматора 12 и поступающей на втовход сумматора 13, и, следовательно, на информационном входе модулятоустройством кодов, на рмационных входах /1 , уг.....Уп можименятьлишь комбинации, отвечающиеThe presence in the proposed device of logical blocks 6, giving the device the second ΠΟ3ΒΙ П0СЛ1 during swarm I, change the structure of the binary derivative code pa, which is a significant difference from the known device. Moreover, in order to maintain the correlation properties of the formed infs | Следующимοπρι the following requirements: the n-position Wuy combination should have only one potential on one position, its number i (where 1 = 1, the Rademacher sequence, which will be the information inputs γι, ug ..... y _n , it flashes to change the structure of the generating sequence formed on the adder 12 and fed to the input of the adder 13, and, therefore, on the information input by the module by the device codes, on the input inputs / 1, uh ..... You can change the combinations corresponding to

2, .... п) будет соответствовать (n-i+ 1)-й пропускать j-й логический блок 6 из потенциалом на каждом у-м входе должен 5 быть различным.2, .... p) will correspond to the (n-i + 1) th skip to the j-th logical block 6 of the potential at each y-th input should be 5 different.

Следовательно, при установке только таких комбинаций на вторых информационных входах в устройстве формируется п!Therefore, when installing only such combinations on the second information inputs in the device, n!

производящих последовательностей по числу перестановок lyj , при этом корреляционные свойства формируемых четвертичнокодированных последовательностей будут аналогичны Е-кодам.generating sequences according to the number of permutations lyj, while the correlation properties of the generated quarter-encoded sequences will be similar to E-codes.

Таким образом, использование изобретения позволяет в раз увеличить число формируемых четвертично-кодированных последовательностей.Thus, the use of the invention allows to increase the number of generated Quaternary-encoded sequences.

Claims

20 claims

A device for generating Quaternary-encoded sequences, containing a clock generator, the output of which is connected to the clock 25 inputs of an η-bit counter and a trigger, the output of which is connected to the first input of the OR-HE element, the output of which is connected to the first control input of the modulator, the clock input p -bit 20 register and the installation input to 0 p-bit counter, the outputs of the discharges of which are connected by the first inputs of the elements of the same name And the first group, the outputs of which are connected to the inputs of the same name 35 of the first adder modulo two, the second control input of the modulator is connected to the output of the first bit of the η-bit counter, the output of the first bit of the n-bit register is connected to the second input of the first 40 AND element of the first group, the second input of the OR-HE element is combined with the installation input in ”0 trigger and is connected to the output of the last bit of the n-bit counter, the installation input is 1” of the trigger, the information inputs of the n-bit register and the modulator output are respectively the Start input, the first information inputs and the output of the The properties, which are related to the fact that, in order to increase the information content of the device, the second and third adders modulo two are introduced into it, the second group consists of the (n-1) th elements And and η logical blocks, each of which is made on an OR element and η elements I. 55 whose outputs are connected to the inputs of the OR element of the same name, the output of the OR element of the first logical block is connected to the first input of the first AND element of the second group, the outputs of the OR elements of the second (p-1) - go

Ί logical blocks are connected to the first inputs of the second (n-1) th AND element of the second group and the second inputs of the first (n-2)-th element AND of the second group, the output of the OR element of the η-th logical block is connected to the second input (n - 1} -th element AND of the second group, the outputs of the elements of the second group are connected to the same inputs of the second adder modulo two, the outputs of the first and second adders modulo two are connected to the same inputs of the third adder modulo two, the output of which is connected to the information input of the modulator, outputs of the second η s to defuse η-bit register coupled to the second inputs of the AND of the same name per5 howling group of like first inputs of AND logic units combined to the like outputs i'podklyucheny η-bit counter, the second inputs of the AND logic blo10 Cove are respective second inputs of the device information.