SU1603430A1 - Устройство дл формировани адресов считывани видеопам ти дл растрового графического диспле - Google Patents
Устройство дл формировани адресов считывани видеопам ти дл растрового графического диспле Download PDFInfo
- Publication number
- SU1603430A1 SU1603430A1 SU884474364A SU4474364A SU1603430A1 SU 1603430 A1 SU1603430 A1 SU 1603430A1 SU 884474364 A SU884474364 A SU 884474364A SU 4474364 A SU4474364 A SU 4474364A SU 1603430 A1 SU1603430 A1 SU 1603430A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- address
- inputs
- outputs
- output
- Prior art date
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в растровых устройствах отображени графической информации. Цель изобретени - упрощение устройства. Устройство содержит дешифратор 1, первый регистр 2 скорости и направлени , первый 3 и второй 4 формирователи адреса, первый 5 и второй 6 формирователи сигналов запроса, делитель 10 частоты, распределитель 11 импульсов, триггер 12 управлени , второй регистр 13 границы, элемент ИЛИ 14, формирователь 15 сигнала сброса с соответствующими св з ми. Алгоритм работы устройства, при котором оно посылает запрос в дисплейный процессор, информирующий об освобождении полосы адресов в видеопам ти, позвол ет сократить количество блоков, необходимых дл организации панорамировани по ос м X и Y, и повысить надежность устройства. 3 ил.
Description
О5
о
00 4
00
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в растровых устройствах отображени графической информации.
Цель изобретени - упрощение устройст- ва.
На фиг. 1 представлена функциональна схема предлагаемого устройства; на фиг. 2 - принципиальна схема распределител импульсов; на фиг. 3 - функциональна схема первого (второго) форми- ровател сигналов запроса.
Устройство содержит дешифратор 1, первый регистр 2 скорости и направлени , первый 3 и второй 4 формирователи адреса, первый 5 и второй 6 форми- рователи сигналов запроса, адресный 7, управл ющий 8 и информационный 9 входы , делитель 10 частоты, распределитель 11 импульсов, триггер 12 управлени , второй регистр 13 границы, элемент ИЛИ 14, формирователь 15 сигнала сброса, тактовый вход 16, первый выход 17 устройства, вл ющийс выходом старщих разр дов адреса начального столбца отображени , второй выход 18 устройства, вл ющийс выходом младших разр дов адреса начального столбца отображени , третий выход 19 устройства, вл ющийс выходом старших разр дов адреса начальной строки отображени , четвертый выход 20 устройства, вл ющийс выходом младщих. разр дов адреса начальной строки отображени , п тый выход 21 устройства, вл ющийс выходом сигнала запроса информации горизонтального панорамировани , и шестой выход 22 устройства, вл ющийс вь1ходом запроса информации вертикального панорамировани .
Распределитель 11 импульсов содержит группу элементов И 23 и группу элементов ИЛИ 24.
Первый 5 (второй 6) формирователь сигналов запроса содержит блок 25 совпадени , элемент 26 задержки и триггер 27 запроса.
Позици ми 28-39 обозначены входы и выходы распределител 11 импульсов.
Устройство предназначено дл использовани в составе графического диспле , в котором адресное пространство растровой видеопам ти дл отображени представлено в пр моугольной системе координат х, yj с любой координатой начала отображени (Хо, Уо). Объем видеопам ти в обоих направлени х превышает количество элементов, отображаемых на экране диспле . Весь массив графических данных, подлежащих отображению, по объему больше информационной емкости растровой видеопам ти и хранитс в компактном виде вне видеопам ти, а дл отоб- ражени организована тороидальна адресаци видеопам ти. Во всем адресном пространстве растровой видеопам ти создаетс сетка адресов с шагом сетки ЛХ и ЛУ. Во врем панорамировани изменение начальных адресов по обеим ос м производитс аппаратно и происходит плавно с единичным шагом, причем при совпадении начального адреса по любой из осей с соответствующим адресом сетки изменение начального адреса блокируетс (процесс панорамировани приостанавливаетс ) и выдаетс запрос на обновление информации в видеопам ти. Если дальнейшее панорамирование возможно, т. е. данные в следующей полосе ЛХ и/или ДУ подготовлены , процессор посылает команду инициализации в устройство управлени панорамированием . Если данные не подготовлены, процессор первоначально производит развертывание соответствующих графических данных из компактной формы в растровую и запись этих данных в нужные полосы адресов видеопам ти и только потом разрешает аппаратное изменение начального адреса отображени .
В отличие от прототипа, где каждый запрос свидетельствует о том, что информаци в направлении панорамировани кончаетс , в предлагаемом устройстве этот запрос информирует дисплейный процессор об освобождении полосы адресов (шириной ДХ и/или Дб ) в , видеопам ти. Такой алгоритм работы позвол ет сократить количество блоков, необходимых дл организации панорамировани по ос м X и У.
Устройство работает следующим образом .
За исходное принимаетс состо ние, когда триггер 12 управлени и триггеры 27 запроса первого 5 и второго 6 формирователей сигналов запроса наход тс в нулевом состо нии. Код с первого выхода регистра 2 скорости и направлени поступает на информационный вход делител 10, с входа 16 поступают тактовые импульсы панорамировани , которые уже с меньшей частотой следовани подаютс на вход стро- бировани распределител 11 импульсов. Низкий уровень сигнала на его входе разрец1ени запрещает прохождение этих импульсов через элементы 23 соответственно на тактовые входы первого 3 и второго 4 формирователей адреса и входы стробировани первого 5 и второго 6 формирователей сигналов запроса.
Перед панорамированием на шине 7 адреса выставл етс адрес регистра 2 скорости и направлени , на шине 9 данных - код, соответствующий направлению и требуемой скорости панорамировани , причем бинарный код скорости определ ет количество кадров отображени , во врем которых на вход стробировани распределител 11 импульсов поступает один импульс , а позиционный код направлени (четыре бита) на управл ющих входах
распределител 11 импульсов - направление панорамировани по ос м X и У. Дешифратор 1 дешифрирует принадлежность адреса регистру 2 и при поступлении импульса записи с шины 8 управлени пропускает этот импульс на вход записи регистра 2 скорости и направлени .
Аналогично (по соответствующему адресу ) реализуетс запись информации в регистр 13 границы, состо щий из двух частей - регистра направлени X и регистра направлени У, а также запись координат Хо, Уо в первый 3 и второй 4 формирователи адреса.
Количество разр дов М на втором выходе первого формировател 3 адреса и в регистре направлени X (регистра 13 границы ) и количество разр дов N на втором йыходе второго формировател 4 адреса и в регистре направлени У (регистра 13 границы) определ ют сетку адресов в адресном пространстве видеопам ти с шагом , . В зависимости от требуемого направлени панорамировани в регистр 13 границы записываетс О или максимальное значение. После записи данных в регистры. 2 и 13 предлагаемое устройство подготовлено дл панорамировани .
Дл инициализации панорамировани по шинам 7, 8 и 9 производитс запись (таким же образом, как в регистры 2 и 13) разрешени панорамировани в триггер 12 управлени . Высокий уровень сигнала с выхода этого триггера разрешает прохождение импульсов изменени начального адреса через распределитель 11 импульсов на тактирующие входы первого 3 и второго 4 формирователей адреса, причем выборка этих входов производитс в соответствии с позиционным кодом направлени на управл ющих входах расределител 11 импульсов. Высокий уровень сигнала на первом управл ющем входе разрешает прохождение импульса с третьего выхода распределител 11 импульсов на суммирующий вход первого формировател 3 адреса , высокий уровень сигнала на втором, управл ющем входе - на вычитающий вход, высокий уровень сигнала на третьем управл ющем входе - на суммирующий вход второго формировател 4 адреса, а высокий уровень сигнала на четвертом управл ющем входе - на вычитающий вход.
При наличии горизонтальной компоненты панорамирвани тактирующие импульсы через элемент 24-1 распределител И импульсов поступают на вход элемента 26 задержки (фиг. 3), который их задерживает на врем переключени первого формировател 3 адреса, после чего строби- руетс триггер 27 запроса. Если коды на входах блока 25 совпадени отличаютс на его выходе и D-входе триггера 27 запро
са присутствует низкий уровень сигнала. После тактировани состо ние триггера не мен етс , панорамирование в горизонтальном направлении продолжаетс . Если оче- редной тактирующий импульс устанавливает на втором выходе первого формировател 3 адреса код, равный коду, записанному в регистре направлени X регистра 13 границы , во врем тактировани триггера 27 уровень сигнала на его D-входе вл етс высоким. В результате на выходе триггера 27 запроса также устанавливаетс высокий уровень сигнала, фронт которого вл етс сигналом запроса информации горизонтального панорамировани на выходе
21 устройства. Одновременно этот сигнал через элемент ИЛИ 14 проходит на вход формировател 15, который от положительного перехода сигнала формирует короткий импульс, сбрасывающий в нулевое состо ние триггер 12 управлени
(т. е. останавливающий панорамирование).
При наличии вертикальной компоненты панорамирование происходит аналогичным образом с участием второго формировател 4 адреса, второго формировател 6 сигналов запроса и регистра направлени У (в регистре 13 границы).
При установке триггера 27 запроса второго формировател 6 сигнала запроса панорамирование останавливаетс и на выходе 22 устройства по вл етс сигнал запроса информации вертикального панорамировани .
Сигналы запроса на выходах 21 и 22 устройства информируют процессор диспле о том, что во врем панорамировани в видеопам ти по вилась полоса или две полосы адресов шириной ЛХ и/или ДУ, содержаща ненужную информацию дл -текущего панорамировани , т. е. свободна дл записи данных, продолжающих растровое графическое изображение в направлении панорамировани .
Claims (1)
- Формула изобретениУстройство дл формировани адре- сов считывани видеопам ти дл растрового графического диспле , содержащее первый и второй формирователи адреса, первый и второй формирователи сигналов запроса, первый регистр, дешифратор, первый выход которого соединен с входом записи первого регистра, а второй и третий выходы - с входами записи соответственно первого и второго формирователей адреса, информационные входы которых соединены с информационным входом первого per .стра и вл ютс инфор- мационным входом устройства, адресным и управл ющим входами которого вл ютс соответственно адресный и управл ющий входы дешифратора, отличающеесгем, что, с целью упрощени устройства, оно содержит распределитель импульсов,, триггер, второй регистр, элемент ИЛИ, формирователь сигнала сброса, делитель частоты , тактовый вход которого вл етс тактовым входом устройства, информационный вход подключен к первому выходу первого регистра, второй, третий, четвертый и п тый выходы которого соединены соответственно с первым, вторым, третьим и четвертым управл ющими входами распределител импульсов, стробирую- щий вход которого соединен с выходом и входом разрешени записи делител частоты , а вход разрешени - с выходом триггера, информационный вход которого подключен к информационным входам первого и второго регистров, а вход записи - к четвертому выходу дешифратора, п тый выход которого соединен с входом записи второго регистра, первый и второй выходы которого подключены к информационным входам соответственно первого и второго формирователей сигналов запроса , стробирующие входы которых соединены соответственно с первым и вторым выходами распределител нмпульсов, третий и четвертый выходы которого подключенысоответственно к первому и второму тактирующим входам первого формировател адреса, а п тый и шестой выходы - к первому и второму тактирующим входам второго формировател адреса, первый и второй выходы первого и второго формирователей адреса, выходы первого и второго формирователей сигналов запроса вл ютс соответственно с первого по шестой выходами устройства, вторые выходы первого и второго формирователей адресасоединены с информационными входами соответственно первого и второго формирователей сигналов запроса, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, выход которого соединен с входом формирователсигнала сброса, выход которого соединен с входом сброса триггера.36Фиг. 2252721(22фиг.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884474364A SU1603430A1 (ru) | 1988-08-17 | 1988-08-17 | Устройство дл формировани адресов считывани видеопам ти дл растрового графического диспле |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884474364A SU1603430A1 (ru) | 1988-08-17 | 1988-08-17 | Устройство дл формировани адресов считывани видеопам ти дл растрового графического диспле |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1603430A1 true SU1603430A1 (ru) | 1990-10-30 |
Family
ID=21395696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884474364A SU1603430A1 (ru) | 1988-08-17 | 1988-08-17 | Устройство дл формировани адресов считывани видеопам ти дл растрового графического диспле |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1603430A1 (ru) |
-
1988
- 1988-08-17 SU SU884474364A patent/SU1603430A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4442495, кл. G 06 F 3/153, опублик. 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4462028A (en) | Access control logic for video terminal display memory | |
US4418343A (en) | CRT Refresh memory system | |
US4011556A (en) | Graphic display device | |
JPS592905B2 (ja) | デイスプレイ装置 | |
JPH067304B2 (ja) | 図形処理装置 | |
SU1603430A1 (ru) | Устройство дл формировани адресов считывани видеопам ти дл растрового графического диспле | |
JPS6332392B2 (ru) | ||
JPH10144073A (ja) | シンクロナスdramのアクセス機構 | |
SU1462408A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
KR940000603B1 (ko) | 디스플레이제어장치 | |
SU1487022A1 (ru) | Устройство для отображения графической информации | |
SU1287223A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
SU1437907A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
SU1275521A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
SU1462405A1 (ru) | Устройство дл отображени информации | |
JPS61219082A (ja) | 表示制御装置 | |
RU1786489C (ru) | Устройство дл синхронизации обмена микропроцессора с пам тью отображени | |
SU1522225A1 (ru) | Устройство дл сопр жени процессора и видеоконтроллера | |
SU1499331A1 (ru) | Устройство дл отображени символьной информации на экране видеоконтрольного блока | |
SU543960A1 (ru) | Устройство дл отображени информации | |
RU1772806C (ru) | Устройство дл обработки изображений | |
SU1509985A1 (ru) | Устройство дл отображени радиолокационной информации на экране электронно-лучевой трубки | |
SU1495780A1 (ru) | Устройство дл отображени информации на экране видеоконтрольного блока | |
JPS6184685A (ja) | メモリ制御装置 | |
JPS648337B2 (ru) |