SU1599898A1 - Динамический элемент пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении полупроводниковых запоминающих устройств динамического типа дл  запоминани  цифровой информации. Цель изобретени  - увеличение времени хранени  информации. Это достигаетс  тем, что затвор третьего транзистора 3 соединен с шиной 6 нулевого потенциала элемента пам ти. При этом увеличиваетс  сопротивление канала третьего транзистора 3. В результате увеличиваетс  посто нна  времени разр да накопительного конденсатора 4, величина зар да на котором характеризует хранимую информацию. 2 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к динамическим элементам пам ти, и может быть использовано дл  построени  интегральных полупроводниковых буферных устройств динамического типа дл  запоминани  цифровой информации.

Цель изобретени  - увеличение времени хранени  информации.

На фиг. 1 представлена схема устройства; на фиг. 2 - эпюры напр жений , по сн ющие его работу.

Элемент пам ти содержит МОП транзисторы 1-3 с индуцированными каналами р-типа, накопительный конденсатор 4, шину 5 питани , шину 6 нулевого потенциала. Площадь области стока транзистора 3 больше соответствующих стоковых областей транзисторов 1 и 2, поэтому сопротивление запертого транзистора 3 меньше, чем запертых транзисторов 1 и 2, что позвол ет получить нулевое напр жение на выходе схемы при запертых транзисторах I и 3. Кроме того, транзистор 3 имеет больший обратный ток, чем транзисторы 1 и 2. величина которого зависит от геометрических размеров области стока и выбираетс  из расчета необходимой скорости зар да конденсатора 4. Конденсатор 4 представл ет собой параллельно включенные паразитные емкости затвор-исток МОП транзисторов 1 и 2. На шину 5 питани  подаетс  импульсное напр жение отрицательной пол рности (фиг. 2а). Наличие источника питани  импульсным напр жением отрицательной пол рности предполагает включение элемента пам ти только в момент обращени  к нему или при необходимости поддержани  некоторого зар да на конденсаторе 4.

Первое устойчивое состо ние элемента определ етс  нулевым напр жением на затворе МОП транзистора 1. При этом транзисторы 1, 2 и 3 закрыты (сопросд со со

00

со

00

..«.х

тивление их каналов имеет максимальное значение). В этом состо нии напр жение на стоке МОП транзистора 3, который  вл етс  выходом элемента пам ти, равно нулю, так как ввиду различи  геометрических размеров стоковых областей сопротивление запертого транзистора 3 меньше сопротивлени  транзистора 1, и обратный ток, проход щий через них создает на транзисторе 3 падение напр жени  равное нулю.

Переход из первого устойчивого состо ни  во второе начинаетс  с момента подачи на вход элемента отрицательного импульса, амплитуда которого по абсолютной величине превышает пороговое напр жение МОП транзистора 1. При этом зар жаетс  конденсатор 4 и открываетс  МОП транзистор 1. Параметры схемы элемента пам ти выбраны такими, что после окончани  действи  на входе информационного сигнала, к моменту прихода импульса от источника питани  конденсатор 4, зар дившись через транзистор 3 (величина зар да тока зависит от геометрических размеров стоковой области транзистора 3 и выбираетс  из расчета необходимой скорости зар да конденсатора 4), не успевает разр дитьс  до напр жени  меньшего по абсолютной величине, чем пороговое (фиг. 2в). Импульс, пришедший от источника напр жени  через открытый МОП транзистор 1 поступит на сток МОП транзистора 3, т. е. на выход элемента пам ти , а .так как исток МОП транзистора 1 соединен со стоком МОП транзистора 3 и затвором МОП транзистора 2, то на врем , равное длительности импульса, откроетс  МОП транзистор 2 и произойдет подзар дка конденсатора 4 через открытый МОП транзистор 2 и нагрузочный МОП транзистор 3 от источника питани . В дальнейшем в результате посто нного подзар да конденсатора 4 от источника питани  на затворе МОП тран

зистора 1 будет поддерживатьс  отрицательное напр жение относительно истока, обеспечивающее открытое состо ние МОП транзистора 1 к моменту прихода очередного

импульса от источника питани .

Таким образом, элемент пам ти находитс  во втором устойчивом состо нии, характеризуемым наличием на его выходе отрицательных импульсов (фиг. 2г). Это устойчивое состо ние поддерживаетс  сколь угодно долго благодар  посто нной подзар дке конденсатора 4 через МОП транзисторы 2 и 3 от источника питани . В этом состо нии ток, потребл емый схемой , определ етс  величиной обратного тока

р-п перехода сток-подложка МОП транзистора 3, а посто нна  времени разр да конденсатора 4 - величиной сопротивлени  обратно смещенного перехода сток- подложка МОП транзистора 3 и входным сопротивлением схемы. В исходное состо ние элемент пам ти можно перевести, разр див конденсатор 4 до напр жени , меньшего по абсолютной величине порогового. В результате МОП транзистор 1 закроетс  и элемент перейдет в первое устойчивое состо ние.

Claims (1)

1. Формула изобретени 

   Динамический элемент пам ти, содержащий три транзистора и накопительный

   конденсатор, перва  и втора  обкладки которого соединены с затворами первого и второго транзисторов соответственно и  вл ютс  входом и выходом элемента пам ти соответственно , стоки первого и второго транзисторов подключены к шине питани  элемента пам ти, а затворы и истоки соединены перекрестно, сток третьего транзистора соединен с затвором второго транзистора , а исток подключен к шине нулевого потенциала элемента пам ти, отличающийс  тем, что, с целью увеличени  времени хранени  информации, затвор третьего транзистора соединен с его истоком.

   Фиг.1

   УС

   У пор

   Ипор

   Упор

   иг.г