SU1594516A1 - Устройство дл синхронизации пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в блоках синхронизации с адаптацией времени выдачи синхронизирующих сигналов. Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  временного сдвига по шагам. Устройство содержит триггеры 1-3, элементы ИЛИ 4-9, мультиплексоры 10,11, элементы И-НЕ 12-15, счетчики 16,17, дешифратор 18, элементы И 19-21, элемент НЕ 22 с соответствующими св з ми. 1 ил.

Description

1

-j(2l) 4473698/24-24 1(22) 15.08.88 (46) 23.09.90. Вюл. N 35 (72) Д.А.Вруевич, А,Г,Куликов, Р.М.Воробье  и О.В.Садовникона (53) 631.3 (ОЙ8.8) (56) Авторское свидетельство СССР № 1439566, кл. G 06 F 1/04, 1986.

Авторское свидетельство СССР, I 1472893, кл, О 06 F 1/04, 1987.

(54) УСТРОЙСТВО ,ГЩЯ СННХРОНИЗА1ЩИ

1Ш-шт:и ..

(57) 113обретение относитс  к вычислительной технике и может быть использовано в блоках синхронизации с алаптацией времени вьщачи синхро- низируюпщх сигналов. Целью изобретени   вл етс  расширение функциональных возмой:ностей за счет обеспечени  временного сдвига по шагам„ Устройство содержит триггеры 1-3. элементы ИЛИ 4-9, мультиплексоры 10, 11, элементы И-НЕ 12-15, счетчики 16, 17, дешифратор 19, элементы И 19-21, элемент НЕ 22 с соответствующими св з ми. 1 ил.

S5

г«

Изобретение относитс  к пычисли- гелъпоп технике и может быть использовано в блоках синхронизации с адаптацией времени выдачи синхронизирую- рщх сигналов.

Целью изобретени   вл етс  расширение функциональных возможностей за счет ; беспечени  временного сдвига по шагам.

Па чертеже представле°на схема устройства.

Устройство содержит первый 1, рторой 2 и третий 3 триггеры, первый iff, второй 55 третий б, четвертый 7, П тый 8 и шестой 9 элементы ИЛИ, Первый 10 и второй 11 мультиплексоры первый 12, второй 13, третий 14 и Четвертый 15 элементы И-ИЕ, первый ;1б и второй 17 , дешифратор 8,первы11 195ВТОРОЙ 20 и третий 21 эле- ( еиты И,элемент НЕ 22,выход 23 признака Начала такта, выход 24 признака ре- штоа настройки, вход 25 разрешени  ;увега1чени  времеиного сдвига выход- :ных синхросигналов устройства, выход 26 признака отказа устройства, . вход 27 разрешени  работы устройства выход 28 признака начального состо ни  устройства, выход 29 признака уменьшени  периода устройства, тактовые выходы 30-36, входы 37-44 группы входов задани  начальных условий устройства.

Устройство р аботает следую1 (им образом . 1 ,

В начале устройство устана-вливаетс  в исходное состо ние путем сброса в О триггеров 1-3 и счетчиков 16 и 17 (цеиь начальной установки не показана).После этого устройство переходит в режим настройки си нхросигна- лов (СС), в процессе которой с помощью ЭВМ или средств встроенного контрол  проводитс  тестирование управл емого объекта, например, оператив- 1гой-пам ти, при .каждом обращении к ней устройство выдает последовательность СС, врем  задержки между кото- рыг.щ определ етс  как числом, так и величиной .раздел горрте их элементарных шагов, причем начальна  последовательность СС формируетс  с мак- симальн1фи интервалами, что гаранти рует надежную работу пам ти, но не обеспечивает высокого быстродействи Лд  повышеш1  быстрод,ечстви  устройство выдает в формирователь синхросигналов управл ющие сигналы, вызы

0

5

0

5

0

5

0

45

. 50

55

ваюпр-ie сдвиг . Настрочка заканчиваетс  устанзвкой синхросигналов вблизи границы области устойчивой работы на рассто нии, обеспечивающем надежную работу оперативной пам ти при небольршх колебани х температуры и питаюп ;их напр жений, По окончании настройки устройство переходит в рабочий режим, в течение котброго производитс  запись и считывание из ОЗУ полезной информации.

При достаточно малой величине элементарного шага (увеличение приводит к снижению быстродействи ) в оперативной пам ти возможно по вление сбоев, например, ввиду значительных изменений температуры или питаю- ГЦ-1Х напр жений, веро тность которых вфзрастает с увеличением продолжительности работы ОЗУ, При этом установленных в режиме настройки интерна- лов между СС может оказатьс  недос- дл  надежного функционирова7 ни  пам ти в новых услови х. В последнем случае устройство формирует управл ющие , вызываюгцие сдвиг СС в глубину области.устойчивой работы на небольшое число элементарных шагов, повыиа  тем самы надежность . работы ОЗУ без значительного снижени  быстродействи .

НазначеьЕне входных и выходных сигналов устройства состоит в следующем ,

БЫХОД 28 - импульс на этом выходе восстанавливает исходное число шагов между всеми СС. Выход 29 - последовательность импульсов на этом выходе позвол ет выбрать в формирователе синхросигналов величину дискретности (элементарного шага) сдвига СС. Первый импульс вызывает уменьшение дискретности с некоторого начального значени  до величины В , последующие импульсы - постепенное ее увеличе- 1ше до значени  . . Выходы 30-36 - последовательность импульсов, на каж- дом из этих выходов вызывает постепенное увеличение задержки соответствующего СС с шагом ;. Выход 23 - каждый импульс означает переход к настройке очередного СС, вызыва  его смещение к началу формировани  временной диаграм -1Ы-. Выход 26 - высокий Уровень означает наличие в па- млти устойчивого отказа (УО), не завис щего от ее временной диаграммы, Вьпсод 24 низкий уровень - ре дам

10

15

5 15945 настройки, высокий - рабочий режим (РР). Входы 27 и 25,- по вление импульса на одном из этих входов означает соответственно работоспособность и неработоспособность пам ти при данной временной диаграмме. Вход

37 - высокий уровен указьшает на невозможность дальнейшего увеличени  дискретности. Входы 38-44 - высокие уровни указьшают на невозможность дальнейшего увеличени  задержки выдачи сортветствукмцего СС.

Так как начальна  последовательность СС устанавливаетс  формирователем синхросигналов с максимальными интервалами между всеми синхронизи- рунщи и сигналами, то тестирование пам ти заканчиваетс  успешно и на вход 27 поступает отрицительный им- 20 пульс. Поскольку на обоих входах элемента ИЛИ 7 оказьгоаютс  логические нули (низкие уровни напр жени ), то отрицательный импульс с его выхода через элемент И 20 проходит на 25 стробирующий вход дешифратора 18. Б этот момент на информационных вхог дах дешифратора присутствуют логические нули, поэтому отрицательный импульс по вл етс  на его первом выходе и через-элемент И 21 вьщаетс  на вьрсод 29 устройства. Поступив в формирователь синхросигналов, он вы- зьшает уменьшение дискретности сдвига СС с некоторой начальной величины до значени  . Хот  число элементар- 35 ных шагов между СС при этом не измен етс , однако за счет .значительного уменьшени  величины шага происходит резкое сжатие временной диаграммы пам ти. Одновременно отрица- 0 тельньй импульс с вьпсода элемента 1ШИ проходит элемент ИЛИ 4 и своим задним фронтом устанавливает в 1 триггер 1.

Если быстродействие пам ти недоста-.45 точно высоко дл  работы с новой временной диаграммой, то средства встроенного контрол  обнаруживают ошибки . и отрицательньй импульс вьщаетс  на вход 25. Пройд  элемент ИЛИ 6, эле- 50 мент И 20, дешифратор 18 и элемент И 21, он поступает в формирователь синхросигналов, который увеличивает дискретность на некоторзто небольшую величину до значени  . Если рас- . 55 ширени  временной диаграммы оказываетс  недостаточно дл  восстановлени  работоспособности пам ти, то отрицательный импульс вновь прступа30

0

5

5

0 5 5 0

5 0 5

16 6

ет на вход 25, что вызывает повторное увеличение дискретности. Этот процесс продолжаетс  до тех пор, пока она не достигает некоторого значени  , при котором тестирование пам ти заканчиваетс  успешна и отрицательный импульс не поступает на вход 27.

С входа 27 отрицательный импульс через элемент ИЛИ, элемент И 20, дершфратг.р 18 и элемент И 21 проходит в формирователь синхросигналов, где вызывает дополнительное увеличение дискретности до величины f, что необходимо дл . последуюгцей надежной работы пам ти (успешное .прохождение теста при дискретности f,-. может носить случайный характер). Одновременно отрицательный импульс с выхода элемента ИЛИ 7 через элемент ИЛИ 4 поступает на первый вход элемента POTi 5. Так как на его втором входе присутствует низкий уровень напр жени  с инверсного выхода триггера 1, то отрицательньй импульс через элемент ИЛИ 5 проходит на сумкирун ций |Вход счетчика 16 и своим задним фронтом записьюает в него единицу. Кроме того, с выхода 23 устройства он выдаетс  в формирователь синхросигналов и переключает его с режима выбора дис- -кретности на настройку первого СС, в результате чего последний смер;ает- с  к началу формировани  временной диаграммы.

В случае, если его сдвиг вызывает нарушение работоспособности пам ти, отрицательный импульс поступает на вход 25 и, пройд  элемент ШШ 6, элемент И 20 и дешифратор 18, выдаетс  на выход 30 устройства (на информационных входах дешифратора в этот момент присутствует код 001) что вызывает увеличение задержки первого СС на один шаг. При поступлении отрицательного импульса вновь на вход 25 процесс повтор етс .

Постепенное наращивание числа шагов между началом временной диаграммы и первым СС происходит до тех .пор, пока работоспособность пам ти не восстанавливаетс  и отрицательный импульс на поступает на вход 27. Пройд  элемент ИЖ 7, элемент И 20, дешифратор 18, он выдаетс  на выход 30, обеспечива  дополнительный сдвиг .первого СС на один шаг в глубину обла сти устойчивой работы (успешное прохождение теста в этом случае также может

0 -

быть случайным). -Одновременно отри- цательн1да импульс через элементы ИЛИ 4 и 5 поступает на суммирующий вход счетчика 14, увеличива  его со- держимое на единицу и выдаетс  на выход 23 устройства, в результате установка первого синхросигнала за- канодшаетс , а второй синхросигнал смещаетс  к началу формировани  вре- менной диаграммы.

Установка синхросигналов с второ- |го по шестой происходит аналогично,, I При настройке седьмого синхросиг- нала в счетчике 16 записан код 111 и

|

Йа выходе элемента И 19 присутствует логическа  единица (высокий уровень напр жени ), Поэтому отрицательный Импульс, пришедший с входа 27 на первьй вход элемента ИЛИ 4, на его фыход не проходд т.Однако он поступае на выход 36 через элемент И 20 и дешифратор 18, вызьша  дополнительньй сдвиг седьмого СС на один шаг. Од- :новременно по заднему фронту отри- :цательного импульса на выходе эле- |мента ИЛИ 7 устанавливаетс  в 1 триггер 2, в результате чего на выхо 24 устройства вьщаетс  признак рабочего режима, свидетельствуюрщй о го- товнос.ти пам ти к работе. Прохржде- ние последующих импульсов с входа 27 на выход элемента ИЛИ 7 блокируетс  логической единицей на его втором входе.

Если в пам ти присутствует неисправность , не завис ща  от ее временной диаграммы, то отрицательный импульс после первого тестировани  поступает не на вход 27, а на вход 25. В этот момент на управл ющих входах мультиплексора 10 присутствую логические пули, а на первом инфор- мащ1онном входе - логическа  единица , свидетельствующа  о невозможное- ти дальнейгаего увеличени  дискрет- .ности (начальна  временна  диаграмма формируетс  с максимальными задер ками между всеми СС). Поэтому на выходе мультиплексора 10 оказываетс  логический ноль, а на выходе элемента И-НЕ 12 - логическа  единица, поступающа  на второй вход элемента 1ШИ 6 и информационньпЧ вход триггера 3. В результате отрицательный импульс с входа 25 на выход элемента 11Ш 6 не проходит, В то же врем  по его заднему фронту устанавливаетс  в 1 триггер 3, что приводит к выдаче

на выход 26 устройства признака устойчивого отказа. Одновременно логический ноль с инверсного выхода триггера 3 поступает на установочный вход триггера 2, перевод  его в единичное состо ние и вызыва  выдачу на выход 24 признака рабочего режима.

В процессе установки СС может возникнуть ситуаци , когда дополнительный сдвиг какого-либо из синхросигналов в глубину области устойчивой работы приводит к недопустимому сокращению задержки между ним и одним из еще не настроенных СС. Например , если в результате дополнителного сдвига третьего СС задержка меж ду 1ШМ и шестым синхросигналом ока- жетс  меньше допустимой, то при настройке следую1дего, четвертого СС, отрицательные импульсы на вход 25 приход т до тех пор, пока на вход 41 устройства не поступает логическа  единица. Так как на управл ю1чих вхо дах мультиплексора 10 в этот момент присутствует код 100., то на его выходе оказьшаетс  низкий уровень напржени , поступаюротй на второй вход элемента ИЛИ 9. При наличиии возможности увеличени  дискретности на- его первом входе также присутствует низкий уровень. В результате логический ноль поступает на первьй вход элемента ИЛИ 3.

С приходом отрицательного импульса на вход 25 на- обоих входах элемента ИЛИ 8 оказываютс  низкие уровни и отрицательный импульс с его выхода проходит на вход сброса триггера 3. Так как переключение последнего происходит по положительному перепаду напр жени  на синхровходе (заднему фронту отрицательного импульса ) , то триггер 3 остаетс  в нулевом состо нии и выдачи признака устойчивого отказа не происходит. Одновременно логическа  единица с выхода элемента И-НЕ 12 блокирует прохождение отрицательного импульса через элемент ИЛИ 6.

С выхода элемента ИЛИ 8 отрицателный импульс поступает также на вход сбрса счетчика 16 и через элемент И 21 в формирователь синхросигналов, где увеличивает величину Дискретности. Кроме того, он выдаетс  на выход 28 устройства, восстанавлива  исходное число шагов между всеми СС. В результате процесс установки синхросигналов начинаетс  сначала (в счетчике 1 записан нулевой код), но уже с большей величиной дискретности. Таким образом, исключаетс  возможность сбоев при настройке временной диаграммы вызванных дополнительным сдвигом синхросигналов в глубину области устойчивой работы.

В рабочем режиме при отсутствии ошибок в пам ти на вход 27 периодически поступают отрицательные импульсы . Однако присутствие высокого уровн  на втором входе элемента ИШ- 7 не позвол ет им пройти на его выход и сформированна  при настройке последовательность СС сохран етс 

При значительном изменении температуры или питающих напр жений блок встроенного контрол  может обнаружить в пам ти ошибку, и на вход 25 поступает отрицательный импульс.

Если в сформированной последовательности СС седьмой синхросигнал устанавливаетс  в крайнем положении и возможность его сдвига в глубину области устойчивой работы отсутствует , то на вход 4А устройства поступает логическа  е/щница. Так как на управл юпщх входах мультиплексора 10 прису ствует код IIIjTo на его выходе по вл етс  логический ноль, а н выходе элемента И-НЕ 12 и информационном входе триггера 3 - логическа  единица. В результате отрицательный импульс с входа 25 поступает на синхровход триггера 3 и устанавливает его в 1, что приводит к выдаче на выход 26 признака устойчивого отказа. При этом временна  диаграмма СС- не измен етс .

Если седьмой синхросигнал не находитс  в крайнем положении, то отрицательный импульс с входа 25, пройд  элемент ИЛИ 6, элемент И 20, поступает на стробирующий вход дешифратора 18. Так как на его инфор- мационньк входах присутствует код 111 то отрицательньш импульс оказываетс  на выходе 36, обеспечива  .сдвиг седьмого СС на один шаг в глубину области устойчивой работы. Одновременно отрицательный импульс с выхода элемента ИЛИ б инвертируетс  элементом НЕ 22, и на втором входе элемента И-НЕ 14 по вл етс  положительный импульс . Так как на первом входе элемента И-НЕ 1А в рабочем режиме при0

5

0

5

0

5

0

5

O

5

сутс гвует логическа  единица, то на его выходе оказываетс  отрицатель- ньй импульс, который поступает на вычитаю11глй вход счетчика 16. По его заднему фронту происходит уменьшение содержимого счетчика 16 на единицу и на его выходах оказываетс  код 110.

Если сдвиг седьмого СС не приводит к устранению опшбки в пам ти, то на вход 25 выдаетс  отрицательный импульс. При отсутствии логической единицы на входе 43 устройства отрицательный импульс, пройд  элемент ИЛИ 6, элемент И 20, дешифратор 18, выдаетс  на выход 35 устройства (на информац {он- ных входах дешифратора присутствует код 110), что вызывает увеличение задержки гаестого СС на один шаг .. Одновременно с выхода элемента ИЛИ 6 отрицательный импульс через элемент НЕ 22 и элемент И-НЕ 14 проходит на вычитающий вход счетчика 16 и уменьшает его содержимое на единицу, в результате чего на его выходах оказываетс  код 101. Сдвиг синхросигналов с п того по второй происходит аналогично.

При сдвиге первого синхросигнала отрицательный импульс выдаетс  на выход 30 устройства и поступает на пер- .Bbtfi вход мультиплексора 11. Поскольку счетчик 17 нахо/щтс  в нулевом состо нии и на управл ющих входах мультиплексора 11 присутствует код 000, то на его выходе по вл етс  положительный импульс, который поступает на второй вход элемента И-НЕ 15. Так как на первом входе элемента И-НЕ 15 в рабочем режиме присутствует высокий уровень напр жени , на его выходе по вл етс  отрицательный импульс , который поступает на вход предварительной записи счетчика 16. По его переднему фронту происходит занесение в счетчик 16 информации с информационных входов, которые соединены с сшной единит ного потенциала.

В результате на выходах счетчика 16 по вл етс  код 111. Одновременно с выхода элемента И-НЕ 15 отрицательный импульс поступает на суммирующий . вход счетчика 17 и своим задним фронтом увеличивает его содержимое на единицу. На выходах счетчика 17 ока- зьтаетс  код 001, который поступает на управл ющие входы мультиплексора 11. Таким образом, на первом этапе

перенастройки осуществл етс  сдвиг с nepBoiro на седьмой СС в глубину области устойчивой работы. Тем происходит увеличение времени задержки между всеми СС и началом формировани  временной диаграммы.

При последующих поступлени х отрицательного импульса на вход 25 устройства процесс повтор етс , начина  с седьмого СС. Однако, так как на :управл ющих входах мультиплексора 11 I присутствует код 001, то на его выхо |де по вл етс  положительный импульс I при сдвиге второго СС. При этом на выходе элемента И-НЕ 1.5 оказьшаетс  отридательньй импульс, поступающий ;на суммирлоР1ий вход счетчика 17 и вход предварительной записи счетчи- ка 16. В результате содерзкимое счетчика 17 увеличиваетс  на единицу и на его выходах по вл етс  код 010, а счетчик 16 переводитс  в состо ние lill. Таким образом, при следующей вы дЗ.Ч1е отрицательного импульса на вход 25 происходит сдвиг на один шаг седьмого, а не первого СС (врем  выдачи первого синхросигнала не измен етс ) . Тем самым на втором этапе перенастройки происходит увеличение времени задержки между первым и всеми остальнымиёинxpocигнaлa ш на величину ..

Лальнейша  выдача отрицательных импульсов на вход 25 приводит к сдвигу с седьмого по третий СС. При этом после третьего этапа перенастройки врем  задержки между вторым и оставшимис  синхросигналами увеличиваетс  на величину ,-.

Таким образом, в рабочем режиме при, значительном измеие1-ши Температуры или питающих напр жений происходит расширение временной диаграммы синхросигналов. Этот процесс мо- иет продолжатьс  до тех пор, пока очередной сдвиг СС не 17риведет к восстановлению- надсакИого функционировани  пам ти.

Если ьтого не прюисходит, то после увеличени  интервалов между всеми СС в счетчике 17 оказываетс  код 111. При этом логические единицы по вл ютс  на всех входах элемента И-ИЕ 13, и на его выходе оказьшаетс  лоп ческий ноль, которьш пост упает н второй вход элеме:нта И-ПЕ 12. С вы- хада последнего логическа  единица поступает на информациоиньй вход

0

5

5

триггера 3 и на второй вход элемента ИЛИ 6. При поступлении очередного отрицательного импульса на вход 25 триггера 3 устанавливаетс  в единич- ,ное состо ние и на выход 26 устройства выдаетс  признак устойчивого отказа .

Claims (1)

1. 0 Формула изобретени 

   Устройство дл  синхронизации-па- м ти, со держащее три триггера,шесть элементов ИЛИ,три элемента И,дешифратор,

   5 элемент НЕ,первый счетчик и первый мультиплексор, причем синхровход первого триггера соединен с выходом .первого элемента ИЛИ и с первым вхо-- дом второго элемента ИЛИ, выход которого соединен с суммирующим входом первого Счетчика и  вл етс  выходом признака начала такта устройства, разр дные выходы первого счетчика соединены с информационны1 И входами , дешифратора, с управл ющими входами jiepBoro мультиплексора и с входами . первого элемента И, первьм вход первого элемента ИЛИ соединен с выходом четвертого элемента ИЛИ, с первым входом второго элемента И и с синх- ровходом второго триггера, пр мой выход которого соединен с первьм входом шестого элемента ИЛИ, с первым входом четвертого элемента ИЛИ и  вл етс  выходом признака режима настройки устройства, выход первого элемента И соединен с вторым входом первого элемента ИЛИ и. .с информационным входом второго триггера, первый

   0 вход третьего элемента 1ШИ соединен с первым входом п того элемента ИЛИ, с синхровходом третьего триггера и  вл етс  входом разрешени  увеличени  временного сдвига выходных синхро5 сигналов устройства, пр мой выход

   третьего триггера  вл етс  выходом признака отказа устройства, инверс- ньй выход третьего триггера соединен с входом установки в 1 второго триггера , информационный вход первого триггера соединен с шиной единичного гготенциапа устройства, инверсный въгход первого триггера соединен с вторьм входом второго элемента Р1ЛИ,стробирую- прш вход дешифратора соединен с выходом второго элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого сое/шнен с информационным входом

   0

   0

   5

   третьего триггера, второй вход четвертого элемента РШИ  вл етс  входом разрешени  работы устройства, выход п того элемента ГШИ соединен с входами с сброса в О первого счетчика и третьего триггера, с первым входом третьего элемента И и  вл етс  выходом признака начального состо ни  устройства, первый инверсньй выход дешифратора ю соединен с вторым входом третьего элемента Н, выход которого  вл етс  выходом признака уменьшени  периода выходных импульсов устройства, выход шестого элемента ИЛИ соединен с вто- 15 рым входом п того элемента ИЛИ, инверсные выходы дешифратора с второго по п-й  вл ютс  тактовыми выходами соответственно с первого по п-й устрой- ства, первый информационный вход пер-20 вого мультиплексора соединен с вторым входом шестого элемента ИЛИ и  вл етс  первым входом группы задани  начальных условий з стройсгва, инфор- ма1щонные входы перзого мультиплек- 25 Сора с второго по л-й  вл ютс  входами соответственно с второго по п-й задани  начальных условий устройства, инверсный выход первого мультиплек- . сора соединён- с третьим входом шесте- зо го элемента ИЛИ, о т л и ч а ю щ е е- с   тем, что, с целью расширени - функциональных возможностей устройства за счет обеспечени  временного сдвига по шагам, в него введены четы ре элемента И-НЕ, второй счетчик и

   35

   второй -п.пьтнплексор, причем первым вход первого элемента И-НЕ соединен с инверсным выходом первого мультиплексора , второй вход первого элемента И-НЕ со динен с выходом второго элемента И-НЕ, входы которого соединены с управл ю1Т5Ими входами второго мультиплексора и с разр дными выходами второго счетчз ка, первый вход третьего элемента И-НЕ соединен с первьм входом четвертого элемента И-НЕ и с пр мым выходом второго триггера , выход первого элемента И-НЕ соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с вторым входом третье- го элемента И-НЕ, выход которого соединен с вычитакшшм входом первого счетчика, выход четвертого элемента И-НЕ соединен с входом разрешени  записи первого счетчика и с с5 -ьлчиру1ощим входом второго счетчика, вход сброса в D которого соединен с выходом п того элемента ИЛИ, второй вход .четвертого элемента И-НЕ соединен с инверсным выходом второго мультиплексора , информационные входы которого с первого по п-й соединены с инверсными выходами дешифратора соответственно с второго по п-й, (п+1)-й информационный вход второго мультиплексора , соединен с информационными входами первого счетчика и с шиной единичного потенциала устройства.