SU1587646A1 - Устройство защиты от ошибок - Google Patents
Устройство защиты от ошибок Download PDFInfo
- Publication number
- SU1587646A1 SU1587646A1 SU884379007A SU4379007A SU1587646A1 SU 1587646 A1 SU1587646 A1 SU 1587646A1 SU 884379007 A SU884379007 A SU 884379007A SU 4379007 A SU4379007 A SU 4379007A SU 1587646 A1 SU1587646 A1 SU 1587646A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- quality
- quality detector
- receiving unit
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике и технике св зи и может быть использовано в аппаратуре передачи данных. Цель изобретени - повышение помехоустойчивости. Устройство содержит приемный блок 1, детектор 2 качества, блок 4 декодировани , элемент 5 ЗАПРЕТ, элемент 6 ИЛИ и счетчик 10 стираний. Благодар введению детектора 3 качества, имеющего более жесткий порог, а также элемента 7 ИЛИ, элемента 8 И и формировател 9 пачки импульсов достоверность повышаетс за счет более жесткого определени качества признаковой части кодового слова (знака данных) без дополнительных переспросов. 1 ил.
Description
ел
00
Изобретение относитс к вычисли- ;тельной технике и технике св зи и |может использоватьс в аппаратуре пе |редачи данйыхо
Цель изобретени - повышение поме- :хоустойчивости,
На чертеже приведена блок-схема
устройства.
Устройство защиты от ошибок содер :Жит приемный блок 1 , первый 2 и вто- |рой 3 детекторы качества, блок 4 декодировани , элемент ЗАПРЕТ 5, первый 6 и второй 7 элементы ИЖ, элемент И 8, формирователь 9 пачки импульсов счетчик 10 стираний, информационный выход II и выход 12 переспроса.
Приемный блок 1 на своем первом выходе выдел ет двоичные сигналы принимаемой информации с нормированной длительностью. На второй выход блока il поступают прин тые деформированные Iсигналы в том виде, как они пришли из |линии св зи, дп оценки их качества (степени соответстви разрешеным сиг- |налам, или надежности приема), На Iтретьем выходе блока 1 выдел ютс импульсы синхронизации
Детектор 2 (3) качества измер ет один или несколько параметров прини- :маемого сигнала и определ ют, лежит :ли этот параметр (параметры) в опре деленной зсгне между минимальным и мак ;симальным значени ми. Второй детек- :тор 3 качества имеет более жесткий порог, чем первый детектор 2 качества Наприимер, дл сигналов двукратной относительной фазовой модул ции первый детектор 2 вырабатывает- сигнал стирани , если изменение фазы
1Г , -( между посьтками некратно t -уг
а второй детектор 3 - если некратно
1Г .
Блок 4 декодировани служит дл декодировани принимаемых кодовых слов с обнаружением ошибок (на втором выходе), Его выполнение опреде- л е-тс видом используемого кода и включает, блок задержки на длину кодового слова.
Формирователь 9 -пачки импульсов может быть реализован, например, на счетчике импульсов, дешифраторе и элементе ИЖ, объедин ющем выхода дешифратора
5
0 5
О 5 0
5
Устройство работает следующим образом,
С первого выхода приемного блока 1 принимаемый знак данных (кодовое слово), содержащий m признаковых разр дов , поразр дно поступает в блок 4 декодировани , а с третьего выхода подаютс синхроимпульсы приема дл управлени формирователем 9, Вырабатываемые детектором 2 качества посимвольные сигналы стирани через второй элемент ИЛИ 7 поступают на счетчик 10 стираний. Сигналы стирани . с выхода второго детектора 3 качества , имеющего более жесткий порог стирани , поступают на счетчик 10 стираний через тот же элемент ИЛИ 7 при наличии разрешающих сигналов на первом входе элемента И 8, формируемых блоком 9, который фиксирует моменты регистрации признаковых разр дов прин того кодового слова.
Счетчик 10 стлраний подсчитывает количество поразр дных сигналов стирани в принимаемом знаке данных. Если количество стираний превышает заданную величину, то с выхода счетчика 10 на второй вход элемента ИЛИ 6 выдаетс сигнал Стирание слова Элемент ИЛИ 6 объедин ет сигнал Стирание слова с сигналом Ошибка, который поступает с второго выхода блока 4 декодировани , при обнаружении ошибки по результатам декодировани о
Обобщенный сигнал с выхода элемента ИЛИ 6, по ступаюш 1й на запрещающий вход элемента ЗАПРЕТ 5, блокирует выдачу знака данных кодового слова и формирует запрос на повторную передачу на выход I2, Если сигналы Стирание слова и Ошибка отсутствуют , элемент 5 обеспечивает считывание прин того знака данных потребителю с выхода 11,
Таким образом, предпагаемое устройство позвол ет повысить достоверность принимаемых сообщений без существенного снижени пропускной способности, вызываемого дополнительными переспросами , так как дол признаковых разр дов в групповом потоке данных невелика .
Claims (1)
- Формула изобретениУстройство защиты от ошибок, содержащее приемный блок, вход которого вл етс входом устройства, первый и второй выходы приемного блока соединены с входами соответственно блока декодировани и первого детектора качества , первый и второй выходы блока декодировани подключены соответственно к разрешающему входу элемента ЗАПРЕТ и первому входу первого элемента ИЛИ, счетчик стираний, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого подключен к запрещающему входу элемента ЗАПРЕТ и вл етс выходом переспроса устройства, выхрд элемента ЗАПРЕТ вл етс информационным выходом устройства , отличающеес тем.что, с целью повьшени помехоустойчивости , в устройство введены формирователь пачки импульсов, элемент И, второй элемент ИЛИ и второй детектор качества, вход которого подключен к второму выходу приемного блока, третий выход которого соединен с входом формировател пачки импульсов, выход которого и выход второго детектора качества подключены ко входам элемента И, выход которого и. выход первого детектора качества соединены с входами второго элемента ИЛИ, выход которого подключен к входу счетчика стираний
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884379007A SU1587646A1 (ru) | 1988-02-15 | 1988-02-15 | Устройство защиты от ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884379007A SU1587646A1 (ru) | 1988-02-15 | 1988-02-15 | Устройство защиты от ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1587646A1 true SU1587646A1 (ru) | 1990-08-23 |
Family
ID=21355885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884379007A SU1587646A1 (ru) | 1988-02-15 | 1988-02-15 | Устройство защиты от ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1587646A1 (ru) |
-
1988
- 1988-02-15 SU SU884379007A patent/SU1587646A1/ru active
Non-Patent Citations (1)
Title |
---|
Шувалов В.П. Прием сигналов с оценкой их качества. - М.: Св зь, 1979, с.187-200о Элементы теории передачи дискретной информации,/ Под ред„ Л.П.Пурто- ва. - М.; Св зь, 1972, с.12-15, рис. рис.1.3,1.5. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5012467A (en) | Method and apparatus for collision detection in a local area network transceiver | |
US4617677A (en) | Data signal reading device | |
GB1471953A (en) | Asynchronous internally clocked sequential digital word detector | |
GB1575037A (en) | Data transmission | |
GB1469465A (en) | Detection of errors in digital information transmission systems | |
US4385383A (en) | Error rate detector | |
US3995225A (en) | Synchronous, non return to zero bit stream detector | |
SU1587646A1 (ru) | Устройство защиты от ошибок | |
US4660195A (en) | Channel detecting circuit in a receiver in a time-division multiplex transmission system | |
US4174502A (en) | Delta modulated digital signal detector | |
JP2752912B2 (ja) | バースト信号検出回路 | |
US4229819A (en) | Data transmission system | |
SU640627A1 (ru) | Кодирующее устройство | |
RU2006913C1 (ru) | Устройство для сравнения кодов | |
SU1264223A1 (ru) | Устройство дл приема сигналов | |
JP2522408B2 (ja) | Fs搬送波伝送方式の受信回路 | |
SU1545330A1 (ru) | Устройство дл контрол Р-кодов Фибоначчи | |
SU477547A1 (ru) | Устройство дл контрол тракта передачи данных | |
SU663100A1 (ru) | Декодирующее устройство | |
SU1765900A1 (ru) | Устройство дл декодировани с защитой от ошибок | |
SU407375A1 (ru) | Анализирующее устройство кодоимпульсной | |
SU372721A1 (ru) | Всесоюзная | |
KR0152706B1 (ko) | 로컬 통신제어 칩 | |
JPS60144046A (ja) | フレ−ム同期回路 | |
SU362500A1 (ru) |