SU1576892A1

SU1576892A1 - Многоканальный стабилизированный источник питани разнопол рных напр жений

Info

Publication number: SU1576892A1
Application number: SU884470989A
Authority: SU
Inventors: Надежда Григорьевна Ворновицкая; Валентин Николаевич Веселов
Original assignee: Предприятие П/Я В-2431
Priority date: 1988-05-23
Filing date: 1988-05-23
Publication date: 1990-07-07

Abstract

Изобретение относитс к электротехнике и радиоэлектронике и может найти применение в устройствах электропитани узлов автоматики, вычислительной техники и средств св зи. Цель изобретени - повышение надежности, быстродействи , обеспечение контрол разнопол рных выходных напр жений и повышение КПД устройства. Многоканальный стабилизированный источник питани содержит ключевой элемент 1, стабилизаторы 2,3 с разнопол рными выходными напр жени ми, делители 4,5 выходного напр жени компараторы 7,9 и узел 11 суммирующей логики. Контроль выходных напр жений отрицательной и положительной пол рностей не зависит от количества каналов и осуществл етс с помощью одного источника 6 опорного напр жени , двух компараторов 7 и 8 через элементы И и ИЛИ, что позвол ет упростить схему защиты и повысить надежность устройства. 1 ил.

Description

Изобретение относится к. электротехнике и радиоэлектронике и может найти применение в устройствах элект ропитания узлов автоматики, вычислительной техники и средств связи.

Цель изобретения - повышение надежности, быстродействия, обеспечение контроля разнополярных выходных напряжений и повышение КПД.

На чертеже изображена функциональная схема многоканального стабилизированного источника разнополярных напряжений.

Предлагаемый источник питания содержит ключевой элемент 1, размыкающийся контакт которого включен между входным выводом и входами стабилизаторов 2 и 3 постоянного напряжения каждого канала, причем выход стабилизатора 2 положительной полярности соединен через первый делитель 4 выходного напряжения с общей шиной, а выход стабилизатора 3 отрицательной полярности соединен через второй делитель 5 выходного напряжет ния с выходом источника 6 опорного напряжения, первым,входом первого компаратора 7, второй вход которого соединен с выходом элемента ИЛИ 8., ‘Первый вход компаратора 9 соединен с выходом источника 6 опорного напряжения, а второй вход - с выходом элемента И 10. Выходы компараторов 7,9 и выход источника 6 опорного напряжения через размыкающийся контакт •ключевого элемента 1 соединен с входами узла 11 суммирующей логики, выход которого соединен с базой первого транзистора 12, коллектором второго транзистора 13 и первым выводом первого конденсатора 14, второй вывод которого соединен с эмиттерами транзисторов 12 и 13 и первым выводом резистора 15, второй вывод которого соединен с базой транзистора 13 и через второй конденсатор 16 с клеммой подключения источника сигнала Сброс, причем коллектор транзистора 12 соединен с управляющим входом ключевого элемента 1. Первый делитель 4 выходного напряжения положительной полярности первым выходом соединен с входом элемента ИЛИ 8, вторым выходом — с входом элемента И 10, а второй делитель 5 отрицательной полярности первым выходом соединен с входом элемента И 10, а вторым выходом.- с входом элемента ИЛИ 8.

Источник питания работает следующим образом.

Напряжение появляется на выходах многоканального источника питания 5 при появлении напряжения на входе ключевого элемента 1 и на выходе источника 6 опорного напряжения.

При повышении выходного напряжения положительной полярности (на вы‘θ ходе стабилизатора 2) или понижении напряжения отрицательной полярности (на выходе стабилизатора 3) до уровня ограничения выходной сигнал на входе компаратора 7, поступающий через элемент ИЛИ 8, повышается выше уровня выходного напряжения источника 6 опорного напряжения, при этом появляется сигнал логической 1 на выходе компаратора 7, который 20 поступает на вход узла 11 суммирующей логики. При появлении сигнала логической 1 на любом входе узла 11 суммирующей логики на его.выходе появляется сигнал, который через время задержки, определяемое конденсатором 14, открывает транзистор 13.

При открытом транзисторе.· 1 3 ключевой элемент 1 отключает входное напряжение от входа стабилизато30 ров 2 и 3 и подключает выходное напряжение источника 6 опорного напряжения к входу узла 11 суммирующей логики для удержания транзистора 12 в открытом состоянии.

При повышении выходного напряже,ния отрицательной полярности или понижении выходного напряжения положительной полярности на вь(ходе любого канала до уровня ограничения напряже40 ние на выходе элемента И 10 устанавливается ниже, уровня, поступающего с выхода источника 6 опорного напряжения, что вызывает появление сигнала логической -1 на выходе компара45 тора 9 „ который поступает на вход узла 1 11 суммирующей: логики. При этом работа происходит аналогично описанному.

Для восстановленая схемы в ис5θ ходное состояние на клемму для подключения источника сигнала Сброс по· дается сигнал логической 1. Этим Сигналом, поступающим через конденсатор 16, транзистор 13 открывается ^5 и, соответственно, закрывается транзистор 12, при этом ключевой элемент 1 устанавливается в исходное состояние. Через ключевой элемент 1 входы стабилизаторов 2 и 3 подключают;

ся к выходному напряжению, и отключается вход узла I 1 суммирующей логики от выхода источника 6 опорного напряжения. Резистор 15 служит для установки транзистора 13 в закрытое состояние при отсутствии сигнала Сброс. Делители 4 и 5 выходного напряжения состоят из трех резисторов, что позволяет использовать один источник 6 опорного напряжения при сравнении различных уровней выходных напряжений стабилизаторов 2 и 3 разнополярных выходных напряжений многоканального устройства на компараторах 7 и 9.

Изобретение позволяет создать многоканальное устройство на основе стабилизаторов отрицательной и положительной полярностей различных уровней выходного напряжения или простой схеме защиты, за счет чего достигается большая надежность и быстродействие устройства при любых неисправностях по внутренним и внешним цепям устройства, а также при нестационарных процессах по входным и выходным цепям .

Быстродействие устройства повышается за счет близких непосредственных связей входной и исполнительной частей защиты, а надежность повыша576892’ 6 ный с первыми входами компараторов, клемма для подключения источника сигнала Сброс, отличающийс я тем, что, с целью повышения на5 дежности, быстродействия, обеспечения контроля выходных напряжений и повышения КПД, в него введены двухвходовые элементы И и ИЛИ, два конден 10 сатора, резистор и два транзистора, а ключевой элемент выполнен с двумя парами контактов, причем размыкающийся контакт ключевого элемента включен между входным выводом и вхо15 дани стабилизаторов напряжения, выход первого стабилизатора напряжения положительной полярности соединен с первым входным выводом первого делителя напряжения, а выход второго 2Q стабилизатора напряжения отрицательной полярности соединен с первым входным выводом второго делителя напряжения, первый делитель напряжения первым выходом соединен с первым 25 входом элемента ИЛИ, вторым выходом - с первым входом элемента И, а вторым входным выводом - с общей шиной, второй делитель напряжения первым выходом соединен с вторым вхоθ дом элемента И, вторым выходом - с вторым входом элемента ИЛИ, а вторым входным выводом - с выходом ется за счет использования в защите малого количества элементов. КПД устройства повышается за счет того, что выходы стабилизаторов подключены через делители напряжений непосредственно на входы логических элементов с малыми входными токами и малыми потребителями.

Claims

Формула изобретения

Многоканальный стабилизированный источник питания разнополярных напряжений, содержащий два стабилизатора постоянного напряжения, выходы которых соединены с соответствующими выходными выводами, первый и второй делители напряжений, первые входные выводы которых подключены к соответствующим выходным выводам, ключевой элемент, первый и второй компараторы, узел суммирующей логики, выполняющий функции элемента ИЛИ, источник· опорного напряжения, выходом соёдинен источника опорного напряжения, который через замыкающийся контакт ключевого элемента соединен с первым

35 входом узла, суммирующей логики, второй и третий входы которого соединены с выходами первого и второго компараторов соответственно, выход узла суммирующей логики соеди40 нен с базой первого и коллектором второго транзисторов и первым выводом первого конденсатора, второй вывод которого соединен с эмиттерами транзисторов, первым выводом резистора и общей шиной, коллектор первого транзистора соединен с управляющим входом ключевого элемента, база второго транзистора соединена с вторым выводом резистора и через второй

50 конденсатор - с клеммой для подключения источника сигнала Сброс, выход элемента ИЛИ соединен с вторым входом первого компаратора, выход эле· мента И соединен с вторым входом

55 второго компаратора.