SU1569835A1

SU1569835A1 - Устройство дл контрол управл ющей вычислительной машины

Info

Publication number: SU1569835A1
Application number: SU884392561A
Authority: SU
Inventors: Андрей Николаевич Косилов; Константин Федорович Поденков
Original assignee: Московский Инженерно-Физический Институт
Priority date: 1988-03-14
Filing date: 1988-03-14
Publication date: 1990-06-07

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть использовано в вычислительных устройствах, к работе которых предъ вл ютс требовани повышенной надежности. Цель изобретени - повышение достоверности контрол управл ющей вычислительной машины при обработке вложенных прерываний. Устройство содержит блок 1 пам ти, коммутатор 2, триггер 3, регистр 4 прерываний, триггеры 9, 10 и 13. Каждой программе обработки прерываний соответствует один выход блока 1 пам ти, на котором при обращени х к программе обработки прерываний формируютс импульсы. Эти импульсы через коммутатор 2 могут поступать на вход установки в единицу триггера 3 и вызвать по вление на его выходе выходного сигнала ошибки устройства. Прохождение импульсов через коммутатор 2 блокируетс записью в регистр прерываний 4 соответствующего кода прерывани , запись которого выполн етс программно в три этапа, что исключает случайные записи. На первом этапе устанавливаетс в единицу триггер 10, на третьем этапе при установленных в единицу триггерах 9 и 10 код прерывани заноситс в регистр 4, после чего триггеры 9 и 10 автоматически сбрасываютс в ноль. Триггер 13 формирует сигнал сброса в ноль регистра прерываний 4 после окончани выполнени программы обработки прерываний. 1 ил.

Description

СЛ

05

со

00

оо

СЛ

жит блок 1 пам ти, коммутатор 2, триггер 3, регистр прерываний , триггеры 9, Ю и 13. Каждой программе обработки прерываний соответствует один пыход блока 1 пам ти, на котором при обращени х к программе обработки прерываний формируютс импульсы. Эти импульсы через коммутатор 2 могут поступать на вход установки в единицу триггера 3 и вызвать по вление на его выходе выходного сигнала ошибки устройства, Прохождение импульсов через коммутатор 2 блокируетс записью в регистр прерываний k соответствующего .кода прерывани , запись которого выполн етс программно в три этапа, что исключает случайные записи. На первом этапе устанавливаетс в единицу триггер 10, на третьем этапе при установленных в единицу триггерах 9 и 10 производитс код прерывани .заноситс в регистр k,

после чего триггеры 9 и 10 автоматически сбрасываютс в ноль. Триггер 13 формирует сигнал сброса в ноль регистра прерываний k после окончани выполнени программы обработки прерываний . 1 ил.

Изобретение относитс к цифровой вычислительной 1ехнике и может быть использовано в вычислительных устройствах , к работе которых предъ вл ютс требовани повышенной надежности,

Цель изобретени - повышение досто верности контрол управл ющей вычислительной машины при обработке вложенных прерываний.

На чертеже представлена схема устройства дл контрол управл ющей вычислительной машины.

Устройство содержит блок 1 пам ти, коммутатор 23 первый триггер 3, регистр 4 прерываний, первый элемент ИЛИ 5, первый элемент И 6, второй элемент И 7 третий элемент И 8, третий триггер 9, четвертый триггер 10, второй элемент ИЛИ 11, элемент 12 задержки , второй триггер 13 четвертый элемент И 1k„

Устройство работает следующим образом .

Каждой программе обработки прерываний соответствует один выход, начина с четвертого и выше, блока 1 пам ти и один разр д регистра прерываний . Код прерывани - код, загружаемый в регистр 4 прерываний перед запуском программы обработки прерывани . Он устанавливает в 1 COOT- ветствующий запускаемой программе разр д регистра прерываний и в О Е)се остальные его разр ды. Программное обеспечение вычислительной машины , в составе которой используетс предлагаемое устройство, состоит из программ обработки прерываний, число которых не превышает разр дности регистра А прерываний, и программы

)

5 0

5 Q

5

монитора. Программа-монитор (монитор) принимает запросы не прерывание, передает управление требуемой программе обработки прерывани , выполн ет все необходимые действи по сохранению информации, требуемой дл возврата в прерванную программу, восстанавливает выполнение прерванной программы после окончани прервавшей ее программы при вложенных прерывани х. Адресные входы устройства подключены к шине адреса вычислительной машины, в составе которой используетс предлагаемое устройство. Каждому адресу (группе адресов) основной пам ти вычислительной машины, в которой записаны монитор и программы обработки прерываний,соответствует адрес блока 1 пам ти.Два адреса блока 1 пам ти COOT ветствуют адресам внешних устройств ВУ 1 и ВУ 2.Активный сигнал на стробируюшем входе блока 1 пам ти подтверждает истинность адреса на его адресных входах.При обращени х к адресам основной пам ти вычислительной машины или к адресам внешних устройств на адресных входах блока 1 пам ти устанавливаетс адрес,по которому производитс обращение,а на строби- рующий вход поступает активный сигнал,

Блок 1 пам ти запрограммирован следующим образом. На его первом . выходе по вл етс уровень Лог. 1 при обращении к адресу ВУ 1. Во всех других случа х на первом выходе блока 1 пам ти,установлен уровень Лог. О. На втором выходе блока 1 пам ти по вл етс уровень Лог. 1 при обращени х к адресу ВУ 2. Во всех остальных случа х на втором выходе блока 1 пам ти установлен уроблока 1 пам ти по вл етс уровень Лог. 1 при обращени х по адресам точек входа в монитор. Во всех других случа х на третьем выходе блока 1 пам ти установлен уровень Лог. О. На четвертом выходе блока 1 пам ти по вл етс уровень Лог. 1 при обращени х по любому адресу соответствующей ему программы обработки прерываний . Во всех остальных случа х на четвертом выходе блока 1 пам ти установлен уровень Лог. О. Выходы блока 1 пам ти, начина с п того и выше, работают при обращени х по адресам соответствующих им программ обработки прерываний аналогично его четвертому выходу. В начальный момент времени сигналом на входе сброса устройства сбрасываютс в О регистр 4 прерываний, триггеры 3, 9 и 10. На инверсных выходах регистра 4 прерываний при этом устанавливают10

пускаемой программы обработки прерываний , т.е. разрешает ее выполнение. Обращение к другим программам обработки прерываний остаетс при этом запрещенным. Как только на инверсном выходе регистра прерываний 4 по вл етс уровень Лог. О, такой уровень установитс на выходе элемента И 14. После этого возможна запись информации в триггер 13 по входу данных. В устройстве предусмотрены меры дл исключениг случайной записи в регистр 4 прерываний.

Запись в последний производитс в три этапа о Сначала необходимо выполнить ввод с адреса ВУ 1. Ори этом в триггер 9 будет записана Лог. 1. 20 Затем необходимо выполнить вывод по адресу ВУ 1. При этом, если в триггере 9 записана Лог. 1, в триггер 10 также будет записана Лог. 1.

15

Во врем выполнени операций ввода с уровни Лог. 1, на выходе элемен- 25 и вывода по адресу ВУ 1 вводима ин- та И 14 по вл етс уровень Лоп. 1, формаци не имеет никакого смысла,

а выводима никуда не записываетс . На третьем этапе выполн ют вывод кода прерывани по адресу ВУ 2. При этом 30 на выходе элемента И 8 будет сформирован сигнал синхронизации регистра

сбрасывающий в О триггер 13. Выполн етс вход в монитор, после чего выделительна машина переходит в состо ние ожидани запроса на прерывание . В это врем запрещены обращени по любым адресам, кроме адресов монитора . Если в результате ошибки адресации произойдет обращение к одной из программ обработки прерываний, то ьсрвый импульс на выходе блока 1 пам ти , соответствующем программе, к которой произведено обращение, через коммутатор 2 поступит на вход установ- ки в 1 триггера 3, на выходе которого при этом сформируетс сигнал ошибки устройства. После прихода за- пооса на прерывание монитор определ ет , какой программе обработки должно быть передано управление, заносит в регистр 4 прерываний соответствующий код прерывани и передает управление программе обработки прерываний. Пос- Л -1 занесени кода прерывани в регистр

35

4 прерываний, вызывающий запись в него кода прерывани . При нарушении последовательности этапов записи в регистр 4 прерываний или отсутствии хот бы одного из них сигнал синхронизации на выходе элемента И 8 не будет сформирован. Сигнал синхронизации регистра 4 прерываний задержилп ваетс с помощь/о элемента 12 задержки на врем , достаточное дл Записи данных в регистр 4 прерываний, после чего через элемент ИЛИ 11 он сбрасывает в О триггеры 9 и 10. Теперь

45 дл записи данных в регистр 4 прерываний необходимо вновь повторить все три этапа. При поступлении на вложенное прерывание управление вновь передаетс монитору, причем сигналом под4 прерываний на инверсном выходе пос- 50 тверждени прерывани (ППР), означающим начало обработки поступившего запроса, через элемент ИЛИ 5 сбрасываетс в О регистр 4 прерываний. Т.е. сигнал ППР запрещает обращени

пзднего, соответствующем запускаемой ;V.грамме, устанавливаетс уровень Лог. О, а на остальных выходах - уровни Лог. 1. Такое состо ние выходов регистра 4 прерываний блокиру- ко всем программам, кроме монитора,

Монитор сохран ет всю необходимую информацию дл возврата в прерванную программу, определ ет, какой программе обработки прерываний необходимо

ет прохождение импульсов с выхода блока 1 пам ти, соответствующего запускаемой программе, через коммутатор 2 на вход установки в 1 триг0

Запись в последний производитс в три этапа о Сначала необходимо выполнить ввод с адреса ВУ 1. Ори этом в триггер 9 будет записана Лог. 1. 0 Затем необходимо выполнить вывод по адресу ВУ 1. При этом, если в триггере 9 записана Лог. 1, в триггер 10 также будет записана Лог. 1.

5

4 прерываний, вызывающий запись в него кода прерывани . При нарушении последовательности этапов записи в регистр 4 прерываний или отсутствии хот бы одного из них сигнал синхронизации на выходе элемента И 8 не будет сформирован. Сигнал синхронизации регистра 4 прерываний задерживаетс с помощь/о элемента 12 задержки на врем , достаточное дл Записи данных в регистр 4 прерываний, после чего через элемент ИЛИ 11 он сбрасывает в О триггеры 9 и 10. Теперь

дл записи данных в регистр 4 прерываний необходимо вновь повторить все три этапа. При поступлении на вложенное прерывание управление вновь переаетс монитору, причем сигналом подко всем программам, кроме монитора,

передать управление, загружает в регистр k прерываний соответствующий код прерывани и передает управление требуемой программе обработки прерываний . После окончани выполнени последней управление передаетс монитору . При этом формируетс сигнал на входе синхронизации триггера 13, в этот триггер записываетс Лог. 1, котора через элемент ИЛИ 5 сбрасывает в О регистр 4 прерываний, что запрещает обращени ко всем программам , кроме монитора. При установке инверсных выходов регистра прерываний в единичные состо ни на выходе элемента И k по вл етс уровень Лог. 1, сбрасывающий в О триггер 13 и удерживающийс на входе сброса в О этого триггера до выхода из монитора (точнее до -занесени кода прерывани в регистр k прерываний ) . Таким образом, обеспечиваетс формирование только одного импульса

10

са устройства дл подключени к одноименному выходу контролируемой вычислительной машины, выход первого триггера вл етс выходом ошибки устройства , вход сброса регистра прерываний соединен с выходом первого элемента ИЛИ, отличающеес тем, что, с целью повышени достоверности контрол управл ющей вычислительной машины при обработке вложенных прерываний, оно содержит четыре элемента И, три триггера, второй элемент ИЛИ и элемент задержки, причем первый разр д выхода блока пам ти соединен с первыми входами первого и второго элементов И, второй разр д выхода блока пам ти соединен с первым входом третьего элемента И, третий разр д выхода блока пам ти соединен с входом синхронизации второго триггера, инверсные выходы разр дов регистра прерываний соединены с группой входов четвертого элемента И, ин15

20

30

сброса регистра прерываний при вхо 25 формационные входы регистра прерыва- де в монитор после окончани выполнени программы обработки прерывани . Монитор провер ет, не было ли прерывание , обработка которого закончилась, вложенным. Если было, восстанавливает выполнение прерванной программы, загрузив предварительно соответствующий код прерываний в регистр Ц прерываний . Если прерывание, обработка которого закончилась, не было вложен ным, монитор переходит к ожиданию очередного запроса на прерывание.

35

нии вл ютс входами кода прерывани устройства дл подключени к выходу данных контролируемой вычислительной машины, вход синхронизации регистра прерываний соединен с выходом третьего элемента И, выход которого через элемент задержки соединен с первым входом второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с входом подтверждени прерывани устройства дл подключени к одноименному выходу контролируемой вычислительной машины, выход второго триггера соединен с третьим входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входами сброса третьего и иетвертого триггеров , выход третьего триггера соединен

Claims

Формула изобретени

40

нии вл ютс входами кода прерывани устройства дл подключени к выходу данных контролируемой вычислительной машины, вход синхронизации регистра прерываний соединен с выходом третьего элемента И, выход которого через элемент задержки соединен с первым входом второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с входом подтверждени прерывани устройства дл подключени к одноименному выходу контролируемой вычислительной машины, выход второго триггера соединен с третьим входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входами сброса третьего и иетвертого триггеров , выход третьего триггера соединен

Устройство дл контрол управл ющей вычислительной машины, содержащее блок пам ти, коммутатор, первый триггер, регистр прерываний, первый элемент ИЛИ, причем адресные и стро- с вторым входом второго элемента И,вы- бирующий входы блока пам ти вл ютс ход которого соединен с входом синхрони- адресными и стробирующим входами уст- .зации четвертого триггера , выход которого соединен с вторым входом третьего элемента И, третий вход которого и третий вход второго элемента И соединены с входом сигнала Вывод устройства дл подключени к одноименному выходу контролируемой вычислительной машины, вход синхронизации третьего триггера соединен с выходом первого

прерываний, выход коммутатора соеди- элемента И, второй вход которого сое- нен с S-входом первого триггера, R- динен с входом сигнала Ввод устрой- вход которого и первый вход первого ства дл подключени к одноименному элемента ИЛИ соединены с входом сбро- выходу контролируемой вычислительной

so-:

ройства дл подключени к одноименным выходам контролируемой вычислительной машины, четыре старших разр да выхода блока пам ти соединены с первой группой информационных входов коммутатора, втора группа информационных входов которого соединена с инверсными выходами разр дов регистра

л- 55

10

5698358

са устройства дл подключени к одноименному выходу контролируемой вычислительной машины, выход первого триггера вл етс выходом ошибки устройства , вход сброса регистра прерываний соединен с выходом первого элемента ИЛИ, отличающеес тем, что, с целью повышени достоверности контрол управл ющей вычислительной машины при обработке вложенных прерываний, оно содержит четыре элемента И, три триггера, второй элемент ИЛИ и элемент задержки, причем первый разр д выхода блока пам ти соединен с первыми входами первого и второго элементов И, второй разр д выхода блока пам ти соединен с первым входом третьего элемента И, третий разр д выхода блока пам ти соединен с входом синхронизации второго триггера, инверсные выходы разр дов регистра прерываний соединены с группой входов четвертого элемента И, ин15

20

0

5 формационные входы регистра прерыва-

5

0

нии вл ютс входами кода прерывани устройства дл подключени к выходу данных контролируемой вычислительной машины, вход синхронизации регистра прерываний соединен с выходом третьего элемента И, выход которого через элемент задержки соединен с первым входом второго элемента ИЛИ, второй вход первого элемента ИЛИ соединен с входом подтверждени прерывани устройства дл подключени к одноименному выходу контролируемой вычислительной машины, выход второго триггера соединен с третьим входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с входами сброса третьего и иетвертого триггеров , выход третьего триггера соединен

с вторым входом второго элемента И,вы- ход которого соединен с входом синхрони- .зации четвертого триггера , выход которого соединен с вторым входом третьего элемента И, третий вход которого и третий вход второго элемента И соединены с входом сигнала Вывод устройства дл подключени к одноименному выходу контролируемой вычислительной машины, вход синхронизации третьего триггера соединен с выходом первого

с х . з

so-:

91569835ю

машины, выход четвертого элемента И третьего и четвертого триггеров подсоединен с входом сброса второго триг- ключены к шине единичного потенциала гера, информационные входы второго, устройства.