SU1559397A1 - Controllable shaper ofd pulses - Google Patents
Controllable shaper ofd pulses Download PDFInfo
- Publication number
- SU1559397A1 SU1559397A1 SU884434017A SU4434017A SU1559397A1 SU 1559397 A1 SU1559397 A1 SU 1559397A1 SU 884434017 A SU884434017 A SU 884434017A SU 4434017 A SU4434017 A SU 4434017A SU 1559397 A1 SU1559397 A1 SU 1559397A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- bus
- pulses
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретени - расширение функциональных возможностей за счет дополнительного одновременного формировани пачки импульсов и управл емого по длительности выходного импульса - достигаетс использование четвертого 10 и п того 11 элементов совпадени , третьего 3 и четвертого 4 триггеров, второй выходной шины 16. В устройстве также имеютс триггеры 1 и 2, инверторы 5 и 6, элементы совпадени 7-9, счетчик 12 импульсов, шина 13 управлени , шина 14 тактовых импульсов и выходна шина 15. 2 ил.The invention can be used in devices of automation and computing. The purpose of the invention is to expand the functionality due to the additional simultaneous formation of a burst of pulses and controlled by the duration of the output pulse - the use of the fourth 10 and fifth 11 match elements, the third 3 and fourth 4 triggers, the second output bus 16 is achieved. The device also has triggers 1 and 2, inverters 5 and 6, coincidence elements 7-9, pulse counter 12, control bus 13, bus 14 clock pulses and output bus 15. 2 Il.
Description
ftft
/5/five
16sixteen
Фие.1Phie.1
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычис- лительной техники.The invention relates to a pulse technique and can be used in automation and computing devices.
Бель изобретени - расширение функциональных возможностей за счет дополнительного одновременного формировани пачки импульсов и управл емого по длительности выходного импульсафBelle of the invention - enhanced functionality due to the additional simultaneous formation of a burst of pulses and controlled by the duration of the output pulse
На приведена электрическа функциональна схема устройства; на фиг„2 временные диаграммы, по сн ющие его работу,The following is an electrical functional circuit diagram of the device; Fig. 2 are time diagrams for his work,
Управл емый формирователь импульсов содержит первый, второй, третий и четвертый триггеры 1-4, первый и второй инверторы 5 и 6, первый, второй, третий, четвертый и п тый элементы 7-11, счетчик 12 им пульсовThe controlled pulse shaper contains the first, second, third, and fourth triggers 1–4, the first and second inverters 5 and 6, the first, second, third, fourth, and fifth elements 7–11, the counter 12 and their pulses.
S-вход первого триггера 1 соединен с шиной 13 управлени , пр мой выход которого соединен с первым вхо дом первого элемента 7 совпадени , второй вход которого соединен через первый инвертор 5 с шиной 14 тактовых импульсов, с первым входом второго элемента 8 совпадени и непо- средственно со счетным входом счетчика 12 импульсов, вход сброса которого через второй инвертор 6 соеди нен с инверсным выходом второго триггера 2, R-вход которого соединен с третьим входом первого элемента 7 совпадени и с выходом третьего элемента 9 совпадени ,The S input of the first trigger 1 is connected to the control bus 13, the direct output of which is connected to the first input of the first coincidence element 7, the second input of which is connected through the first inverter 5 to the bus 14 of clock pulses, to the first input of the second coincidence element 8 and Medium with a counting input of pulse counter 12, the reset input of which through the second inverter 6 is connected to the inverse output of the second trigger 2, the R input of which is connected to the third input of the first matching element 7 and to the output of the third matching element 9,
Выходы счетчика импульсов 12 соединены с соответствующими входами четвертого и п того элементов 10 и 11 совпадени , дополнительные входы которых соединены соответственно с пр мым и инверсным выходами третьего триггера 3, С-вход которого со- единен с выходом третьего элемента 9 совпадени , R-вход с пр мым выходо первого триггера 1 и с первым R-вхо- дом четвертого триггера 4, второй R-вход которого соединен с первым входом третьего элемента 9 совпадени с R-входом первого триггера 1 и с выходом четвертого элемента 10 совпадени , S-вход - с выходом п того и вторым входом третьего элементов 11 и 9 совпадени , пр мой выход - с вто рым входом второго элемента 8 совпадени , выход которого соединен с первой выходной шиной 15, а втора The outputs of the pulse counter 12 are connected to the corresponding inputs of the fourth and fifth elements 10 and 11 of coincidence, the additional inputs of which are connected respectively to the direct and inverse outputs of the third trigger 3, whose C input is connected to the output of the third coincidence element 9, R input with the first output of the first flip-flop 1 and with the first R-input of the fourth flip-flop 4, the second R-input of which is connected to the first input of the third element 9 coinciding with the R-input of the first trigger 1 and the output of the fourth element 10 - with the release of and the second input of the third element 11 and the matcher 9, the forward output - with an input of the second WTO ring element 8 coincidence, the output of which is connected to the first output line 15 and the second
выходна шина 16 соединена с пр мым выходом четвертого триггера 4,the output bus 16 is connected to the direct output of the fourth trigger 4,
Формирователь работает следующим образом,The shaper works as follows,
В исходном состо нии на шине 13 управл ющий сигнал отсутствует (единичный уровень). На шине 14 (фиг,2а) присутствует входна непрерывна импульсна последовательность, котора инвертируетс элементом 5 (фиг,26). На пр мом выходе триггера 1 - нулевой уровень, который блокирует элемент 7 совпадени , в результате чего на его выходе устанавливаетс единичный уровень„ Триггер 2 - в нулевом состо нии и единичный уровень инверсного выхода инвертируетс элементом 6 в нулевой уровень, по которому счетчик 12 удерживаетс в начальном нулевом состо нии и не позвол ет импульсам выхода элемента 5 производить счет. Нулевой уровень пр мого выхода триггера 1 удерживает триггер 3 в нулевом состо нии. При этом единичный уровень инверсного выхода триггера 3 разблокирует элемент 11, а нулевой уровень пр мого выхода блокирует элемент 10,In the initial state on bus 13 there is no control signal (unit level). Bus 14 (FIG. 2a) has an input continuous pulse sequence that is inverted by element 5 (FIG. 26). At the direct output of flip-flop 1, the zero level blocks the coincidence element 7, as a result of which a single level is set at the output. Trigger 2 is in the zero state and the single level of the inverse output is inverted by element 6 to the zero level, by which the counter 12 is held in the initial zero state and does not allow the output pulses of element 5 to produce an account. The zero level of the direct output of the trigger 1 keeps the trigger 3 in the zero state. In this case, the unit level of the inverse output of the trigger 3 unlocks the element 11, and the zero level of the direct output blocks the element 10,
На выходах элементов 10 и 11 - единичные уровни, которые проход т на выход элемента 9 единичным уровнем . Триггер 4 - в нулевом состо нии Нулевой уровень его пр мого выхода удерживает шину 16, элемент 8 и шину 15 в нулевом состо нии. При поступлении управл ющего сигнала на шину 13 (фиг,2в) триггер 1 устанавливаетс в единичное состо ние (фиг,2г) и разрешает проинвертировэнным импульсам выхода элемента 5 (фиг.26) проходить через элемент 7 нулевыми сигналами (фиг«2д).At the outputs of elements 10 and 11, there are unit levels that pass to the output of element 9 by a unit level. Trigger 4 — in the zero state. The zero level of its direct output keeps the bus 16, element 8 and the bus 15 in the zero state. When the control signal arrives at the bus 13 (FIG. 2c), trigger 1 is set to one (FIG. 2d) and allows inverted output output pulses of element 5 (FIG. 26) to pass through element 7 with zero signals (FIG. 2d).
Первый сигнал нулевого уровн выхода элемента 7 совпадени устанавливает по S-входу триггер 2 в единичное состо ние. При этом на его инверсном выходе по вл етс нулевой уровень (фиг,2е). Этот уровень инвертируетс элементом 6 (фиг,2ж) на единичный. Единичный уровень выхода элемента 6 разрешает суммирующему счетчику 12 производить пересчет. Суммирующий счетчик 12 производит по заднему фронту каждого импульса шины 14 подсуммирование к своему содержимому единицы (фиг,2з). Пересчет происходит до тех пор, пока в суммирующем счетчике 12 не установитс шестое состо ние (110). Шестое состо ние счетчика 12 дешифрируетс элементом 11 (фиг,2и). По нулевому уровню сигнала выхода элемента 11 триггер 4 устанавливаетс в единич- ное состо ние. При этом на шине 16 формируетс задержанный на шесть тактов входной непрерывной последовательности импульс и одновременно единичным уровнем пр мого выхода триггера 4 элемент 8 разблокируетс , Нулевой сигнал выхода элемента 11 проходит через элемент 9 (фиг.2л), блокирует элемент 7 (фиг,2д) и устанавливает триггер 2 в нулевое состо ние . При этом единичный уровень инверсного выхода триггера 2 (фиг,2е проходит через элемент 6 нулевым уровнем (фиг.2ж) и производит установку счетчика 12 в начальное нулевое (000) состо ние. По нулевому состо нию счетчика 12 элементы 11 и 9 возвращаютс в начальное состо ние , элемент 7 разблокируетс , с R-входа триггера 2 снимаетс сигнал установки в О, а триггер 3 устанавливаетс в единичное состо ние (фиг,2н, о) по счетному входу. Нулевой уровень инверсного выхода триггера 3 блокирует элемент 11, а единичный уровень пр мого выхода разрешает работу элемента 10, На выходе элемента 7 вновь по вл етс нулевой уровень сигнала (фиг,2д), по которому триггер 2 устанавливаетс в единичное состо ние и при этом с R-входа счетчика 12 снимаетс сигнал установки в О. Счетчик 12 производит суммирование импульсов, поступающих на счетный вход (фиг,2з). Элемент 8 пропускает импульсы шины 14 на шину 15 (фиг«2и). По концу четвертого импульса шины 14 в счетчике устанавливаетс четвертое состо ние (100), которое дешифрируетс элементом 10 (фиг.2м). По сигналу нулевого уровн выхода элемента 10 триггер 4 возвращаетс в исходное состо ние. При этом на шине 16 сформируетс импульс длительностью, равной четырем тактам входной непрерывной импульс ной последовательности. Нулевой уровень сигнала выхода элемента 10 совпадени при сн тии управл ющего сигнала с шины 13 производит начальную установку триггера 1, Начальна ус- тажузка триггера 2 и счетчика 12 производитс аналогично отработкеThe first zero output signal of the coincidence element 7 sets the trigger 2 to the one state via the S input. In this case, a zero level appears at its inverse output (Fig. 2e). This level is inverted by element 6 (fig. 2g) by one. A unit output level of element 6 allows summing counter 12 to recalculate. Summing counter 12 produces on the falling edge of each pulse of the bus 14, summing to its unit content (FIG. 2h). The recalculation occurs until the sixth state (110) is established in the summing counter 12. The sixth state of counter 12 is decrypted by element 11 (Fig. 2i). At the zero level of the output signal of the element 11, the trigger 4 is set to one. At the same time, on bus 16, a pulse delayed by six steps of an input continuous sequence is formed and at the same time unit 8 is unblocked by a single level of direct output of trigger 4, Zero output signal of element 11 passes through element 9 (FIG. 2l), blocks element 7 (FIG. 2d) and sets trigger 2 to zero. In this case, the unit level of the inverse output of the trigger 2 (Fig. 2e passes through the element 6 by the zero level (Fig. 2g) and sets the counter 12 to the initial zero (000) state. On the zero state of the counter 12, the elements 11 and 9 return to the initial state, element 7 is unblocked, the setup signal is removed from the R-input of the trigger 2, and the trigger 3 is set to the single state (FIG, 2n, o) at the counting input. The zero level of the inverse output of the trigger 3 blocks the element 11, and the single direct output level allows operation of the element nta 10, At the output of element 7, the zero level of the signal appears again (fig 2d), according to which the trigger 2 is set to one and the signal of setting to O is removed from the R input of the counter 12, the counter 12 performs the summation of pulses arriving at the counting input (Fig. 2h). Element 8 transmits bus 14 pulses to bus 15 (Fig. 2i). At the end of the fourth bus pulse 14, a fourth state (100) is set in the counter, which is decrypted by element 10 (Fig. 2m) . By the zero output signal of the element 10, the trigger 4 returns to the initial state. In this case, a pulse with a duration equal to four cycles of the input continuous pulse sequence is formed on the bus 16. The zero level of the output signal of the element 10 coincidence when removing the control signal from the bus 13 makes the initial installation of the trigger 1, the initial wiring of the trigger 2 and the counter 12 is performed similarly to working off
00
5five
сигнала нулевого уровн выхода элемента 11, По нулевому уровню пр мого выхода триггера I триггер 3 возвращаетс в исходное состо ние. Послеsignal of the zero level of the element 11 output. By the zero level of the direct output of the trigger I, the trigger 3 returns to the initial state. After
чего устройство переходит в ждущий режим. Очередной управл ющий сигнал, поступающий на шину 13, повтор ет процесс формировани и выделени импульсов ,bringing the device to sleep mode. The next control signal to the bus 13 repeats the process of forming and extracting pulses,
Если сигнал нулевого уровн выхода элемента 10 поступил на R-вход триггера 1, а в это врем управл ющий сигнал присутствует на S-входе, то в этом случае триггер 1 сохран ет на пр мом выходе единичный уровень. Устройство после начальной установки счетчика 12 и триггера 3 отрабатывает аналогично сигналы на шине 16 иIf the zero output signal of the element 10 is received at the R-input of the trigger 1, and at this time the control signal is present at the S-input, then the trigger 1 saves the unit level at the forward output. The device after the initial installation of the counter 12 and the trigger 3 works similarly signals on the bus 16 and
Q импульсы на шине 15 до тех пор, пока с шины 14 не сниметс управл ющий сигнал.Q pulses on bus 15 until the control signal is removed from bus 14.
Предлагаемый формирователь в зависимости от подключени входов эле-The proposed driver, depending on the connection of the inputs
5 ментов 10 и 11 к выходам счетчика 12 позвол ет формировать на шине 16 задержанные до К тактов (где К - коэффициент пересчета счетчика; такт равен периоду между импульсами послеQ довательности импульсов) импульсы длительностью от одного до К тактов и выдел ть на шине 15 от одного до К импульсов.5 points 10 and 11 to the outputs of the counter 12 allows forming delayed up to K cycles on the bus 16 (where K is the counter conversion factor; the cycle is equal to the period between pulses of the Q sequence of pulses) pulses of duration from one to K cycles and selecting on the bus 15 from one to k pulses.
Количество формируемых импульсов на шине 16 определ етс длительное тью управл ющего сигнала шины 13,The number of generated pulses on the bus 16 is determined by the duration of the control signal bus 13,
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884434017A SU1559397A1 (en) | 1988-04-29 | 1988-04-29 | Controllable shaper ofd pulses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884434017A SU1559397A1 (en) | 1988-04-29 | 1988-04-29 | Controllable shaper ofd pulses |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1559397A1 true SU1559397A1 (en) | 1990-04-23 |
Family
ID=21378617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884434017A SU1559397A1 (en) | 1988-04-29 | 1988-04-29 | Controllable shaper ofd pulses |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1559397A1 (en) |
-
1988
- 1988-04-29 SU SU884434017A patent/SU1559397A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1001454, кл. Н 03 К 5/13, 1981, Авторское свидетельство СССР № 1211859, кл. Н 03 К 5/01, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1559397A1 (en) | Controllable shaper ofd pulses | |
SU1385283A1 (en) | Pulse sequence selector | |
SU1437956A1 (en) | Variable master generator for thyristor inverter | |
SU1039030A1 (en) | Pulse ditributor | |
SU815923A1 (en) | Frequency divider | |
SU762150A1 (en) | Pulse shaper | |
SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
SU785979A1 (en) | Pulse selector by repetition period | |
SU884103A1 (en) | Pulse shaper | |
SU1309282A1 (en) | Generator of time intervals | |
SU1175019A1 (en) | Generator of delayed pulses | |
SU1088074A1 (en) | Distributing device | |
SU1254476A1 (en) | Device for calculating value of square root | |
SU1626348A1 (en) | Pulse former | |
SU1471292A1 (en) | Converter of multi-frequency pulse train into a rectangular pulse | |
SU1755366A1 (en) | Pulse sequence generator | |
SU1734199A1 (en) | Pulse timing device | |
SU1698967A1 (en) | Pulse shaper | |
SU718900A1 (en) | Pulse generator | |
SU892675A1 (en) | Clock pulse generator | |
SU1166285A1 (en) | Device for forming bell-shaped pulses | |
SU1190491A1 (en) | Single pulse generator | |
SU641451A1 (en) | Control device | |
SU1277362A1 (en) | Generator of pseudorandom pulse sequence | |
SU466500A1 (en) | Random number generator |