SU1552194A1 - Устройство дл подключени ЭВМ к магистрали - Google Patents

Устройство дл подключени ЭВМ к магистрали Download PDF

Info

Publication number
SU1552194A1
SU1552194A1 SU884466741A SU4466741A SU1552194A1 SU 1552194 A1 SU1552194 A1 SU 1552194A1 SU 884466741 A SU884466741 A SU 884466741A SU 4466741 A SU4466741 A SU 4466741A SU 1552194 A1 SU1552194 A1 SU 1552194A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
inputs
computer
Prior art date
Application number
SU884466741A
Other languages
English (en)
Inventor
Евгений Владимирович Каюшев
Виктор Иванович Киселев
Владимир Николаевич Попов
Александр Алексеевич Волков
Original Assignee
Пермское научно-производственное объединение "Парма"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пермское научно-производственное объединение "Парма" filed Critical Пермское научно-производственное объединение "Парма"
Priority to SU884466741A priority Critical patent/SU1552194A1/ru
Application granted granted Critical
Publication of SU1552194A1 publication Critical patent/SU1552194A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение предназначено дл  сопр жени  ЭВМ в однородную вычислительную систему и может быть использовано при создании локальных вычислительных сетей. Цель изобретени  заключаетс  в повышении быстродействи . Устройство содержит четыре элемента ИЛИ, элемент И, два триггера, элемент НЕ, регистр, шинный формирователь, два усилител  и триггер Шмидта. В устройстве реализуетс  параллельный тип синхронизации путем исключени  задержек распространени  сигналов готовности, вносимых элементами И и ИЛИ. 1 ил.

Description

режим передачи информации от ЭВМ, формирователь импульсов 11 генериру импульс, который через усилитель 8 переводит шину 15 синхронизации в нулевое состо ние.
Переход шины 15 синхронизации в нулевое состо ние отформировываетс  триггером 9 Шмидта, и на устройства которые осуществл ют прием, обеспечивает установку в единицу триггера 4„ Единичное состо ние триггера 4 обеспечивает удержание шины 15 синхронизации в нуле после прохождени  импульса от передающего устройства, одновременно сигнал с выхода 18 вызывает прерывание работы ЭВМ 23 и по программе обработки прерывани  обеспечивает формирование сигнала на входе 20, что, в свою очередь, через элемент ИЛИ 3 обеспечивает переключение регистра 6 из третьего состо ни  в режим трансл ции информации и начальную установку триггера 4.
Сн тие всеми устройствами нулево сигнала с шины 15 синхронизации и перевод ее в единичное состо ние обеспечивают через элемент И 12 защелкивание содержимого в регистре 6 При этом в устройствахч осуществл ющих прием комбинации сигналов на входе шинного формировател  13, обеспечиваетс  перевод его в режим трансл ции информации с выхода регистра 6 в ЭВМ 23. После записи информации в ЭВМ 23 последн   снимает управл ющие сигналы.
Триггер 5 передающего устройства устанавливаетс  в единицу после восстановлени  единичного состо ни  шины 15 синхронизации, т.е. по достижении всеми устройствами готовности к приему.
Единичное состо ние выхода 19 обеспечивает сн тие ЭВМ 23 передающго устройства управл ющих сигналов и завершение передачи.

Claims (1)

  1. Формула изобретени
    Устройство дл  подключени  ЭВМ к магистрали, содержащее элемент И, регистр, первый триггер, формирователь импульсов, первый элемент ИЛИ, вход и выход устройства дл  подключени  к магистрали соединены соответственно с информационным входом
    0
    5
    0
    5
    0
    5
    0
    5
    0
    5
    и выходом регистра, причем выход первого элемента ИЛИ соединен с R-вхо- дом первого триггера, пр мой выход которого соединен с выходом устройства дл  подключени  входов запроса прерывани  ЭВМ. отличающеес  тем, что, с целью повышени  быстродействи  в него введены в орой усилитель, три элемента ИЛИ, второй триггер и шинный формирователь, причем вход первого усилител  соединен с инверсным выходом первого триггера, выход первого усилител  через шину синхронизации устройства соединен с входом триггера Шмидта, выход которого соединен с входом элемента НЕ, а синхровход первого триггера подключен к выходу элемента НЕ, пр мой выход второго триггера соединен с первым входом второго элемента ИЛИ, выход которого  вл етс  выходом устройства дл  подключени  входов чтени  ЭВМ, перва  группа входов-выходов шинного формировател  соединена с выходом устройства дл  подключени  к магистрали , втора  группа входов-выходов шинного формировател   вл етс  группой входов-выходов устройства дл  подключени  информационных входов-выходов ЭВМ, выход второго усилител  подключен к шине синхроьизации устройства , вход устройства дл  подключени  выходов записи ЭВМ соединен с первыми входами первого, третьего и четвертого элементов ИЛИ и элемента И, выход третьего элемента ИЛИ соединен с входом режима регистра,выход триггера Шмидта подключен к син- хровходу второго триггера и второму входу элемента И, второй вход третьего элемента ИЛИ соединен с пр мым выходом первого триггера, выход элемента И соединен с входом разрешени  записи регистра и вторым входом второго элемента ИЛИ, вход устройства дл  подключени  выходов чтени  ЭВМ соединен с пр мым входом шинного формировател , с вторыми входами первого и четвертого элементов ИЛИ, R-входом второго триггера и через формирователь импульсов с входом второго усилител , инверсный выход четвертого элемента ИЛИ соединен с инверсным входом шинного формировател , D-входы первого и второго триггеров соединены ,с потенциалом логической единицы устройства .
    L 23
SU884466741A 1988-07-29 1988-07-29 Устройство дл подключени ЭВМ к магистрали SU1552194A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884466741A SU1552194A1 (ru) 1988-07-29 1988-07-29 Устройство дл подключени ЭВМ к магистрали

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884466741A SU1552194A1 (ru) 1988-07-29 1988-07-29 Устройство дл подключени ЭВМ к магистрали

Publications (1)

Publication Number Publication Date
SU1552194A1 true SU1552194A1 (ru) 1990-03-23

Family

ID=21392398

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884466741A SU1552194A1 (ru) 1988-07-29 1988-07-29 Устройство дл подключени ЭВМ к магистрали

Country Status (1)

Country Link
SU (1) SU1552194A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 943694, кл. G 06 F 3/64, 1982. Авторское свидетельство СССР № 1332324, кл. G 06 F 13/00, 1986. *

Similar Documents

Publication Publication Date Title
EP0348672A3 (en) A data processing system bus architecture
EP0378427A3 (en) High speed data transfer on a computer system bus
WO1996035174A3 (en) Bus transaction reordering using side-band information signals
KR910010335A (ko) 인터페이스 회로
SU1552194A1 (ru) Устройство дл подключени ЭВМ к магистрали
SU798784A1 (ru) Устройство дл сопр жени вычисли-ТЕльНОй МАшиНы C Об'ЕКТАМи упРАВлЕНи
SU1462329A1 (ru) Устройство дл сопр жени двух магистралей
SU1718224A1 (ru) Устройство дл сопр жени источника и приемника информации
SU809143A1 (ru) Устройство дл сопр жени с общей маги-СТРАлью ВычиСлиТЕльНОй СиСТЕМы
SU1372355A1 (ru) Буферный повторитель
SU1679494A1 (ru) Устройство дл сопр жени абонента с магистралью
SU1111150A1 (ru) Устройство дл сопр жени двух вычислительных машин
SU792242A1 (ru) Многоканальное устройство дл ввода информации
SU1585796A1 (ru) Устройство дл обслуживани запросов
SU703800A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с внешними устройствами
SU1718228A1 (ru) Устройство дл моделировани системы передачи данных
JPH0771079B2 (ja) シリアルデ−タ転送装置
KR0134119Y1 (ko) 원칩 마이크로 컴퓨터와 메인 컴퓨터 시스템의 데이터 인터페이스 회로
SU1427373A1 (ru) Устройство дл сопр жени абонентов
SU1513440A1 (ru) Настраиваемое логическое устройство
SU1520530A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи
SU1095165A1 (ru) Устройство дл опроса абонентов
SU760076A1 (ru) Устройство для сопряжения1
JP2757434B2 (ja) 情報処理装置内の時刻通知方式
SU1644148A1 (ru) Буферное запоминающее устройство