SU1534435A1

SU1534435A1 - Стабилизатор переменного напр жени

Info

Publication number: SU1534435A1
Application number: SU874281567A
Authority: SU
Inventors: Юрий Анатольевич Гусев; Сергей Владимирович Кувин
Original assignee: Предприятие П/Я А-3741
Priority date: 1987-04-20
Filing date: 1987-04-20
Publication date: 1990-01-07

Abstract

Изобретение относитс к вторичным источникам питани радиоаппаратуры. Целью изобретени вл етс расширение функциональных возможностей путем обеспечени стабилизации трехфазного напр жени при минимальных аппаратных затратах. Цель достигаетс за счет введени в устройство двух регулирующих органов 16 и 17, двух буферных регистров триггеров 9 и 10, двух главных регистров триггеров 13 и 14, двух датчиков 19 и 20 тока. При этом уменьшение аппаратных затрат достигаетс введением двух блоков 7 и 11 выборки и выполнени аналого-цифрового преобразовател 1 на трех аналого-временных преобразовател х, генераторе тактовых импульсов, двоичном счетчике и логических элементах ИЛИ и И. В результате такого выполнени схемы на выходе сумматора 5 по вл етс код, поступающий на информационные входы всех буферных регистров триггеров 8, 9 и 10, но записываетс лишь один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора 2. 3 ил.

Description

#9 ггел

00 Јъ 4Ь 00 СП

Изобретение относитс к электротехнике , в частности к цифровым регул торам трехфазного напр жени , и может найти применение в цеп х питани радиотехнических устройств с повышенными требовани ми к качеству выходного напр жени , а также в различных технологических установках с из- менен емым по требуемому закону выходными параметрами.

Цель изобретени - расширение функциональных возможностей за счет обеспечени возможности стабилизации трехфазного напр жени при минимальных аппаратных затратах.

На фиг.1 представлена блок-схема стабилизатора переменного напр жени на фиг.2 - блок-схема аналого-цифрового преобразовател (АЦП);на фиг. 3 - блок-схема синхронизатора.

Стабилизатор состоит (фиг.1) из АЦП 1, синхронизатора 2, блока 3 уставок , представл ющего линейку контактных ключей или гхему посто нного запоминающего устройства (ПЗУ), вы- читател 4, представп ющего двоичный сумматор/ с инверторами на одном входе, двоичного сумматора 5, блока 6 ограничени , состо щего из двух RS-триггеров, блока 7 выборки, трех буферных регистров триггеров 8-10, блока 11 выборки, трех главных регистров триггеров 12-14, трех регулирующих органов 15-17, состо щих из трансформатора с первичной, вторичной обмотками и секци ми регулировочных обмоток, датчиков 18-20 тока , входных 21 и выходных 22 выводов устройства.

АЦП (фиг.2) состоит из трех ана- лого-временных преобразователей (АВП) 23-25 интегрирующего типа, генератора 26 тактовых импульсов, двоичного счетчика 27 и логических элементов 3 ИЛИ 28 и 2 И 29.

Синхронизатор (фиг.З) состоит из трех формирователей импульсов напр жени (ФИН) - узла 30, циклического счетчика фаз (ЦСФ) 31, узла 32 сброса, узла 33 предварительной установки и формировател 34 импульсов выборки, причем входы ФИН подключены к первому входу синхронизатора , а их выходы - к первому выходу синхронизатора, входы ЦСФ, узла 32 и формировател 34 объединены и подключены к второму входу синхронизатора , а их выходы - соответственно к

5

второму, третьему и п тому выходам синхронизатора, выход узла 33 соединен с четвертым выходом синхронизатора .

Стабилизатор работает следующим образом.

Импульсом первоначальной установки с третьего выхода синхронизатора 2, формируемым при начальном включении, главные регистры триггеров 12-14 по входу установки в О устанавливаютс в исходное нулевое состо ние, что соответствует подключению всех секций регулировочных обмоток к первичной обмотке.При подаче трехфазного напр жени гети на шину 21 питани фазные напр жени на шине 22 минимальны и равны

20

п ттW

ивых исети. к -W + W

моисс 4 PIw 1

5

0

5

0

5

0

5

где W

v

P

BUX Ф

сети Ф К „„„.

-число витков первичной обмотки;

-ч исло витков регулировочной обмотки первой секции , соответствующей первому члену двоичного степенного р да чисел;

-фазное выходное напр жение ;

-фазное напр жение сети;

-максимальный двоичный код на выходе главных регистров триггеров.

Фазные напр жени со сдвигом

о 2 120° (-о- f) с выходной шины 22 по

цепи обратной св зи поступают на три входа АЦП1. Поскольку в качестве АВП выбраны АВП двухтактного интегрирующего типа, то в течение первых полупериодов фазных напр жений происходит зар д интегрирующих емкостей , скорость нарастани напр жени на них пропорциональна величинам входных напр жений. Во вторые полупериоды происходит разр д данных емкостей с посто нной скоростью, не завис щей от амплитуды напр жени , до которой они оказались зар женными . В результате на выходах АВП образуютс информационные импульсы,длительность которых пропорциональна средней за полпериода величине измер емого фазного выходного напр жени . Работа АВП синхронизирована с сигналами датчиков напр жени , формируемыми в синхронизаторе 2. Далее полученные импульсы с трех АВП объедин ютс схемой 3 ИЛИ и поступают на вхо двоичного счетчика, предварительно заполненного эталонными импульсами с генератора тактовых импульсов. На выходе счетчика образуетс двоичный код, соответствующий длительности преобразуемого импульса с выхода АВП Таким образом, осуществл етс последовательное аналого-цифровое преобразование .

Последовательность информационных импульсов поступает также на второй вход синхронизатора, где по их переднему фронту формируютс сигналы сброса , которые обнул ют счетчик А1Щ1 и RS-триггеры блока 6 ограничени , подготавлива их к последовательной обработке каждого информационного импульса .

Текущий двоичньй код Кп, образуемый на выходе счетчика АЦП1,поступает на один из входов вычитател 4, где из него вычитаетс код уставки К0, поступающий на инверсный вход вычитател , и полученна разность К - К0 подаетс на вход сумматора, на его другой вход через узел 11 выборки поступает код Кh с выхода одно- из главных регистров триггеров. Причем выбор необходимого регистра, соответствующего обрабатываемой фазе , осуществл етс сигналами выборки , формируемыми в синхронизаторе циклическим счетчиком фаз.

Полученный на выходе сумматора код соответствует коду алгебраической суммы трех величин К п- К 0 + + К , вл етс результирующим кодом и одновременно поступает на информационные входы всех буферных регистров триггеров 8-10, но записываетс лишь в один из них соответствующим сигналом синхронизации с третьего выхода синхронизатора. С выхода буферного регистра триггеров в главный регистр триггеров информаци заноситс сигналами токовых датчиков, что позвол ет исключить возможность токов короткого замыкани в регулировочных секци х при емкостном характере нагрузки.

Таким образом, изобретение позвол ет стабилизировать трехфазное напр жение , а при необходимости и т- фазное, при минимальных аппаратных

0

5

0

5

0

5

0

5

0

5

затратах вычислительного устройства .

Claims

Формула изобретени

Стабилизатор переменного напр жени , содержащий регулирующий орган, первый вход которого соединен с входным выводом, с первым входом аналого-цифрового преобразовател и первым входом синхронизатора, вход синхронизации аналого-цифрового преобразовател соединен с первым выходом синхронизатора, а информационный вы;;од - с одним из входов вычитател , другой вход которого соединен с выходом блока уставок, а выход подключен к одному из входов сумматора, выход которого соединен с информа- ционным входом буферного регистра . триггеров, вход синхронизации которого подключен к второму выходу синхронизатора , а выход - к информационному входу главного регистра триггеров , вход установки в О которого подключен к третьему выходу синхронизатора , а выход соединен с входом управлени регулирующего органа,блок ограничений, состо щий из двух RS- триггеров, входы установки в О которых объединены и подключены к четвертому выходу синхронизатора и входу Сброс аналого-цифрового преобразовател , входы установки в 1 первого и второго RS-триггеров подключены соответственно к второму и третьему выходам сумматора, датчик тока, первый выход которого подключен к выходному выводу, вход датчика тока соединен с выходом регулирующего органа, а второй выход - с входом синхронизации главного регистра триггеров, отличают и й- с тем, что, с целью расширени функциональных возможностей за счет обеспечени возможности стабилизации трехфазного напр жени при минимальных аппаратных затратах, в него введены два регулирующих органа, два датчика тока, два главных регистра триггеров, два буферных регистра - триггеров, два блока выборки, причем синхронизатор состоит из трех формирователей последовательности пр моугольных импульсов, сдвинутых на 120°, входы которых подключены к первому входу синхронизатора, а выходы - к его первому выходу, циклического счетчика фаз, выход которого соединен с вторым выходом синхронизатора , блока Сброс, выход которого соединен с третьим выходом синхронизатора, блока предварительной установки, выход которого соединен с четвертым выходом синхронизатора , формировател импульсов выборки , выход которого соединен с п тым выходом синхронизатора, а вход объединен с входами блока Сброс и циклического счетчика фаз и додключен к второму входу синхронизатора, аналого-цифровой преобразователь состоит из трех аналого-временных преобразователей , входы которых подключены соответственно к первому, второму и третьему входам аналого-цифрового преобразовател , а входы синхронизации - к входу синхронизации аналого-цифрового преобразовател , выходы аналого-временных преобра- зователей через элемент 3 ИЛИ подключены к первому входу элемента И IH первому выходу аналого-цифрового преобразовател , генератора тактовых импульсов, выход которого подключен к второму входу элемента Иэ выход которого подключен к суммирующему 1Входу двоичного счетчика, выход которого соединен с информационным выходом аналого-цифрового преобразит- гел , а вход установки в 0м - с входом Сброс1 аналого-цифрового преобразовател , первый и второй БХОДЫ Ьервого блока выборки соединены соответственно с выходами RS-триггеров блока ограничений, первый и второй |зыходы подсоединены соответственно

Вход Ьеинхрвнш. Ь Выл.1

0

5

0

5

0

5

к входам установки в 1 и р О первого, второго и третьего буферных регистров триггеров, а вход выборки соединен с п тым выходом синхронизатора и входом выборки второго блока выборки, три входа которого подключены соответственно к выходам трех главных регистров триггеров , а выход соединен с вторым входом сумматора, входы синхронизации второго и третьего буферных регистров триггеров подключены к второму выходу синхронизатора, информационные входы подключены к выходу сумматора , а информационные выходы соединены соответственно с информационными входами второго и третьего главных регистров триггеров, входи установки в О которых соединены с третьим выходом синхронизатора, а выходы соединены соответственно с входами управлени второго и третьего регулирующих органов, выходы которых соединены соответственно с входами второго и третьего датчиков тока, первые выходы которых соединены с выходным выводом,, а вторые - с входам- синхронизации второго и третьего главных регистров триг. геров соответственно, первые входы зторого и третьего регулирующих органов соединены с входным выводом и соответственно с вторым и третьим входами аналого-цифрового преобразовател и первым входом синхронизатора , второй вход которого соединен с первым выходом аналого-цифрового преобразовател .

выход

инфорн.

Фиг.З