SU656201A1 - Преобразователь напр жение -код - Google Patents

Description

Изобретение относитс  к вычис.тительной технике.

Известен преобразователь напр жениекод , содержащий преобразователь код-напр жение и аналоговый сумматор, позвол ющие в каждом такте получать разность преобразуемого и компенсирующего напр жений с соответствующим номеру такта весом разности 1. Это устройство имеет сложную схему.

Известен преобразователь напр жениекод , содержащий операционный усилитель, первый вход которого соединен с выходом через резистор обратной св зи и с общей точкой q резисторов, второй вывод каждого из которых соединен с общими точками 2q ключевых элементов, соединенных последовательно . Выход операционного усилител  соединен с первыми входами q компараторов, вторые входы которых соединены с соответствующими выходами источника опорных напр жений . Выходы компараторов подключены к. входам кодирующего преобразовател ; первый и второй опорные выходы источника опорных напр жений соединены со входами ключевых элементов. Вход элемента цифровой задержки соединен с выходом тактового генератора и с входами Т-триггера и распределител  уровней, информационные выходы которого соединены с входами элемента ИЛИ, а первый управл ющий выходс входом тактового генератора 2.

Однако этот преобразователь имеет низкую точность преобразовани  и больпюй объем оборудовани .

Целью изобретени   вл етс  повышение точности преобразовани  и уменьщение объема оборудовани .

Указанна  цель достигаетс  тем, что в преобразователь напр жение-код, содержащий операционный усилитель, резистор обратной св зи, q резисторов, 2q клю.чевых элементов, q компараторов, источник опорных напр жений, кодирующий преобразователь , элемент цифровой задержки, тактовый генератор, распределитель уровней, Т-триггер , элемент ИЛИ, введены п ть дополнительных ключевых элементов, два конденсатора , два элемента И, 2q управл ющих элементов И, q Dt-триггерОв. При этом выход первого дополнительного ключевого элемента соединен со вторым входом операционного усилител  и через второй и третий дополнительные ключевые элементы - с первичными обкладками двух конденсаторов, вторичные обкладки которых соединены с общей шиной устройства, и с выходами четвертого и п того дополнительных ключевых элементов, входы которых соединены с выходом операционного усилител . Управл ющий вход первого дополнительного ключевого элемента соединен со вторым управл ющим выходом распределител  уровней; управл ющие входы второго и третьего дополнительных ключевых элементов соединены с выходами двух- элементов И. Первый вход первого элемента И соединен с выходом элемента ИЛИ, с первыми входами 2q управл ющих элементов И и с первым входом второго элемента И. Второй вход первого элемента И соединен с первым выходом Т-триггера и с управл ющим входом четвертого дополнительного ключевого элемента; второй вход второго элемента И соединен с управл ющим входом п того дополнительного ключевого элемента и со вторым выходом Т-триггера. Выходы О1;-триггеров через управл ющие элементы И соединены с соответствующими входами ключевь х элементов , первые входы Dt-триггеров соединены с выходо.м элемента цифровой задержки , а вторые входы - с выходами компараторов . Структурна  электрическа  схема устройства приведена на чертеже. Устройство содержит операционный усилитель 1, резистор 2, ключевые элементы 3- 7, конденсаторы 8, 9, элементы И 10, И, элемент ИЛИ 12, распределитель 13 уровней, Т-триггер 14, тактовый генератор 15, элемент 16 цифровой задержки, кодируюаичй преобразователь 17, источник 18 опорных напр жений, q компараторов 19, q Цгтриггеров 20, 2q элементов И 21, 2q ключевых элементов 22, q резисторов 23, где q 1, t - число разр дов Е-ичного кода. С приходом импульса начала преобразовани  на вход запуска тактового генератора 15 последний начинает вырабатывать последовательность импульсов длительностью г с периодом повторени  Т. Эта последовательность поступает на вход распределител  13, на п выходах которого поочередно по вл ютс  тактовые импульсы длительностью Т, а на (п+ 1)-м выходе распределител  13 импульс начинаетс  с приходом (п + 1)-го импульса на вход распределител  13, а заканчиваетс  с приходом очередного импульса начала преобразовани . Импульс с выхода (п Ч- 1)-го канала распределител  поступает на вход сброса тактового генератора 15 и останавливает его. Та же последовательность импульсов с выхода тактового генератора 15 поступает на вход Т-триггера 14, на одном выходе которого формируютс  четные тактовые импульсы, а на другом выходе - нечетные тактовые импульсы. Кроме того, эта последовательность импульсов с выхода тактового генератора 15 поступает на вход элемента 16 цифровой задержки, осуществл ющего задержку последовательности на врем  (Т - г). Таким образом, конец 1-го импульса с выхода элемента 16 цифровой задержки совпадает с концом тактового импульса, по вл ющегос  на выходе i-ro канала распределител  13, а i 1,...,п. Тактовым импульсом, поступающим с выхода 1-го канала распределител  13, открываетс  ключевой элемент 3. Преобразуемое напр жение поступает на инвертирующий вход операционного усилител  1. При этом ключевые элементы 4, 6, 22 закрыты и усилитель работает с коэффициентом передачи Кпер 1. Напр жение с выхода операционного усилител  1 поступает на один из конденсаторов , 8 или 9, в зависимости от того, какой из ключевых элементов, 5 или 7, открыт, что, в свою очередь, определ етс  состо нием Т-триггера перед приходом импульса начала преобразовани , и запо.минаетс  на этом конденсаторе. Это же напр жение поступает на входы компараторов 19 и сравниваетс  ими с р дом равносто щих опорных уровней, вырабатываемых источником 18. Результаты сравнени  по каждому уровню поступают с выходов компараторов 19 на входы кодирующего преобразовател  17. Кроме того, с выхода каждого ко.мпаратора 19 сигнал поступает на информационный вход соответствуюнлего В-ь-триггера 20, осуществл ющего задержку информации, поступающей во врем  синхронизирующего импульса , приход щего с выхода элемента 16 цифровой задержки, на врем  от конца этого синхронизирующего импульса до конца следующего синхронизирующего импульса. Таким образом, информаци  о результатах сравнени  с данном такте имеетс  на выходах В.ь-триггеров в следующем такте. Тактовые импульсы и все последующие до п-го включительно объедин ютс  элементом ИЛИ 12 и поступают на одни входы элементов И 21, 10, 11. При этом разрещаетс  прохождение сигналов с выходов Dt-триггеров 20 дл  управлени  ключевы.ми элементами 22 и прохождение сигналов с выхода Т-триггера 14 дл  управлени  ключевыми элементами 3 и 6. Если в предыдущем такте какой-либо компаратор зафиксировал превышение своего опорного уровн , то в следующем такте соответствующий D -триггер открывает ключевой эле.мент, коммутирующий соответствующий резистор 23 на источник 18. В противном случае он открывает ключевой эле.мент 22, коммутирующий тот же резистор на другой вход источника 18. При этом полное число резисторов, соединенных с источником 18, равно т, где ш - номер наибольшего

превьш енного опорного уровн  в предыдущем такте, и отсчет уровней ведетс  от меньшего к большему. Соответственно, доличество резисторов, соединенных с источником опорного напр жени  UQJ,, оказываетс  равным q - П1. Так как все резисторы одинаковой величины R, то така  коммутаци  эквивалентна соединению инвертирующего входа операционного усилител  1 с источником 18 через резистор R/m или резистор R/(q-m).

Величина резистора в цепи обратной св зи усилител  1 также равна R. Поэтому в каждом такте, кроме первого, на выходе операционного усилител  1 образуетс  разность между входным напр жением и наибольшим превышенным опорным уровнем, умноженна  в Е раз и просуммированна  со вторым .опорным напр жением. Поэтому полученное выходное напр жение операционного усилител  непосредственно, без переключени  резистора в цепи обратной св зи усилител , или опорных уровней, подаваемых на компараторы с источника 18, может быть использовано дл  получени  очередных разр дов выходного кода в следуюшем такте.

Компенсируюшее напр жение всегда равно одному из опорных уровней напр жени  уровней. Поэтому, чтобы осушествить пол-, ный цикл преобразовани , необходимо в каждом такте, кроме первого, в качестве входного напр жени  операционного усилител  использовать выходное напр жение того же усилител  в предыдущем такте. Этой цели служит цепь запоминани  и считывани  выходного напр жени  операционного усилител  1, выполненна  на даух конденсаторах 8 и 9 и четырех ключевых элементах 4-7. В каждом такте к выходу операционного усилител  подключаетс  какой-либо из конденсаторов 8 и 9, в следующем такте этот конденсатор отключаетс  от выхода усилител  и соедин етс  с неинвертируюшим входом операционного усилител . При этом к выходу операционного усилител  подключаетс  другой конденсатор.

Claims (2)

1.Шл ндин В. М. Цифровые измерительные преобразователи и приборы. М., «Выс0 ша  щкола, 1973, с. 50-150,

2.Смолов В. Б., Смирнова Н. А. Полупроводниковые кодирующие и декодирующие преобразователи. Л., «Энерги , 1967, с. 15-60.

влод