SU1532927A1 - Device for selecting priority information - Google Patents

Device for selecting priority information Download PDF

Info

Publication number
SU1532927A1
SU1532927A1 SU884380416A SU4380416A SU1532927A1 SU 1532927 A1 SU1532927 A1 SU 1532927A1 SU 884380416 A SU884380416 A SU 884380416A SU 4380416 A SU4380416 A SU 4380416A SU 1532927 A1 SU1532927 A1 SU 1532927A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
inputs
input
elements
Prior art date
Application number
SU884380416A
Other languages
Russian (ru)
Inventor
Феликс Сергеевич Власов
Анатолий Хатыпович Ганитулин
Алексей Тимофеевич Еремин
Вячеслав Григорьевич Попов
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Предприятие П/Я Ю-9996
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны, Предприятие П/Я Ю-9996 filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU884380416A priority Critical patent/SU1532927A1/en
Application granted granted Critical
Publication of SU1532927A1 publication Critical patent/SU1532927A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах, ориентированных на ассоциативную обработку потока многоформатных данных в векторных и конвейерных ЭВМ, а также в автоматизированных банках данных. Цель изобретени  - расширение области применени  за счет перекодировани  имени подмассива записей и выдачи их в той же информационной структуре, что и входные сообщени . Устройство содержит три регистра, два блока элементов И, схему сравнени , два элемента задержки, триггер, три элемента И, дешифратор, узлы анализа компонента, содержащие две схемы сравнени  и элемент И. Устройство обеспечивает формирование из входного потока сообщений выходных векторов. При этом коды типов вектора формируютс  в зависимости от значений компонентов исходного сообщени  и установленных дл  них границ интервалов либо по коду исходного срочного сообщени . 1 ил.The invention relates to computer technology and can be used in computer systems focused on associative processing of multi-format data stream in vector and conveyor computers, as well as in automated data banks. The purpose of the invention is to expand the scope by recoding the name of the subarray of records and issuing them in the same information structure as the input messages. The device contains three registers, two blocks of AND elements, a comparison circuit, two delay elements, a trigger, three AND elements, a decoder, component analysis nodes containing two comparison circuits and an element I. The device ensures the formation of output vectors from the input message flow. At the same time, vector type codes are formed depending on the values of the components of the original message and the interval limits established for them, or on the code of the original urgent message. 1 il.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах, ориентированных на ассоциативную обработку потока многоформатных данных, в векторных и конвейерных ЭВМ, а также в автоматизированных банках данныхThe invention relates to computing and can be used in computer systems focused on associative processing of multi-format data stream, in vector and conveyor computers, as well as in automated data banks.

Цель изобретени  - расширение области применени  за счет перекодировани  имени подмассива записей и выдачи их в той же информационной структуре , что и входные сообщени .The purpose of the invention is to expand the scope by recoding the name of the subarray of records and issuing them in the same information structure as the input messages.

На чертеже показана структурна  схема устройстваThe drawing shows a block diagram of the device

Устройство содержит регистр I, регистр 2, схему 3 сравнени , группу блоков элементов И 4 и узлы 5 анализаThe device contains a register I, a register 2, a comparison circuit 3, a group of blocks of elements AND 4 and analysis nodes 5

компонентов, сигнальный выход 6 устройства , при этом каждый из узлов 5 включает в себ  первую 7 и вторую 8 схемы сравнени  и элемент И 9, Кроме того, устройство содержит группу выходов 10 устройства, дешифратор 13, шифратор 12, элемент ИЛИ 13, дешифратор 14, элемент И 15, триггер 16, элемент И 17, элемент ИЛИ 18, триггер 19, элементы задержки 20, 21, элемент И 22, группу блоков элементов И 23, группу регистров 24, регистр i 25 типа векторных данных, первый 26 и второй 27 блоки элементов И, группу информационных входов 28 устройства, группу кодовых входов 29 устройства, вход 30 запуска устройства, вход 31components, the signal output 6 of the device, each of the nodes 5 includes the first 7 and second 8 comparison circuits and the element AND 9, in addition, the device contains a group of outputs 10 of the device, the decoder 13, the encoder 12, the element OR 13, the decoder 14 , And 15 element, trigger 16, And 17 element, OR 18 element, trigger 19, delay elements 20, 21, And 22 element, AND 23 group of elements, register group 24, vector data register i 25, first 26 and second 27 blocks of elements And, a group of information inputs 28 devices, a group of code inputs 29 devices, I d launch apparatus 30, the input 31

СлSl

СО ГСWITH GS

со 1C мfrom 1C m

останова устройства, выход 32 готовности устройства.stop the device, the output 32 readiness of the device.

Исходное состо ние устройства характеризуетс  тем, что регистры 1, ( 2# 24 и 25 и триггеры 16 и 19 установлены в состо ние 0й.The initial state of the device is characterized by the fact that registers 1, (2 # 24 and 25, and triggers 16 and 19 are set to 0y.

При необходимости использовани  устройства по входам 29 в регистр 2 подаетс  слово, содержащее несколько полей. В первом поле указываетс  тип операнда, а в каждой последующей паре полей - начальна  и конечна  величины границ интервала значени  каждого компонента вектора соответ- ственно. По входам 28 в сопровождении сигнала запуска, поступающего по входу 30, подаетс  последовательно массив исходных сообщений - векторов данных. Каждое сообщение содержит не- сколько полей о В первом поле указываетс  тип вектора, например им ,характеризующее совокупность содержимого остальных полей, представл ющих собой компоненты вектора.If it is necessary to use the device, the input to register 2 is supplied with a word containing several fields. The first field indicates the type of the operand, and in each subsequent pair of fields the initial and final values of the interval boundaries of the value of each component of the vector, respectively. The inputs 28, accompanied by a trigger signal arriving at the input 30, are successively supplied with an array of initial messages — data vectors. Each message contains several fields. The first field indicates the type of vector, for example, characterizing the totality of the contents of the remaining fields, which are the components of the vector.

Устройство обеспечивает просмотр потока сообщений с выбором из него срочных сообщений без анализа содержимого его компонентов и с анализом ко тонентов вектора данных указанно- го типа,,The device provides a view of the message flow with a choice of urgent messages from it without analyzing the contents of its components and analyzing the components of the data vector of the specified type,

В общем виде преобразование компонентов вектора входного сообщени  выполн етс  узлами 5 в соответствии с заданной процедурой.In general, the transformation of the components of the input message vector is performed by the nodes 5 in accordance with a specified procedure.

В рассматриваемом случае над компонентами вектора входного сообщени  производитс  операци  сравнени  принадлежности заданному интервалу значений „ Эта операци  выполн етс  над каждым компонентом в соответствующих узлах 5 о В зависимости от соотношени  компонентов вектора сообщени  и установленных границ интервала значений на выходах элементов И 9 узлов 5 фор - мируетс  код из нулей и единиц„In this case, the component of the input message is performed on the components of the input message to the specified interval of values. This operation is performed on each component in the corresponding nodes 5 o Depending on the ratio of the components of the message vector and the set limits of the values on the outputs of the elements And 9 nodes 5, code of zeros and ones „

Это дает возможность присвоить данному сообщению с помощью дешифратора 11 и шифратора 12 новое им  и выдать вектор данных дл  обработки взаимодействующим системам.This makes it possible to assign a new message to this message using the decoder 11 and the encoder 12 and give the data vector for processing to the interacting systems.

Взаимодействие устройства с источником и приемником сообщений выполнено по схеме Запрос-обмен, исключающей потери информации о В качестве сигнала запроса сообщени  от источника информации используетс  единичный сигнал с нулевого выхода триггера 19, поступающий на выход 32 уст -The device interacts with the source and receiver of messages according to the Request-exchange scheme, which eliminates loss of information. A single signal from the zero output of trigger 19 is used as the message request signal from the information source 32.

00

5five

ройства По этому сигналу источник информации выдает сообщение, сопровождаемое сигналом на вход 30. Этим сигналом триггер 19 устанавливаетс  в Г1, а триггер 16 - О.On this signal, the source of information gives a message, followed by a signal at input 30. With this signal, trigger 19 is set to G1, and trigger 16 is O.

Пусть дешифратор 14 настроен на двоичный код срочного сообщени .Let the decoder 14 be configured for the binary code of the urgent message.

Если сообщение, прин тое в регистр 1,  вл етс  срочным, то на выходе дешифратора 14 формируетс  единичный сигнал, открывающий элемент И 15 и закрывающий по второму инверсному входу элемент И 170If the message received in register 1 is urgent, then a single signal is generated at the output of the decoder 14, the opening element AND 15 and the closing element AND 170 on the second inverse input

Сигналом с выхода элемента 20 триггер 16 устанавливаетс  в состо ние 1. Единичным сигналом с единичного выхода триггера 16 через элемент ИЛИ 13 открываютс  блоки элементов И 4 и блок элементов И 26. Компоненты вектора из регистра 1 через открытые элементы И 4 поступают на информацией-v ные входы одноименных блоков элементов И 230The output signal of the element 20 trigger 16 is set to state 1. A single signal from a single output of the trigger 16 through the element OR 13 opens the blocks of elements AND 4 and the block of elements AND 26. The components of the vector from register 1 through open elements AND 4 arrive at information-v input inputs of the same block of elements And 230

Через некоторое врем , определ емое элементом задержки 21 и равное времени переходных процессов, в схеме 3 сравнени , элементах ИЛИ 13, И 14, схемах 7 (8) сравнени , элементе И 9 через открытый элемент И 22 компоненты вектора входного сообщени  принимаютс  через открытые блоки элементов И 23 в одноименные ре - гистры 24, а код типа сообщени  из регистра 1 через открытый блок элементов И 26 - в регистр 25 типа вектора данных.After some time, determined by delay element 21 and equal to transient time, in comparison circuit 3, elements OR 13, AND 14, comparison circuits 7 (8), AND 9 element through open element AND 22 components of the input message vector are received through open blocks elements And 23 in the same register - 24, and the message type code from register 1 through an open block of elements 26 - into the register 25 of the data vector type.

Claims (1)

Одновременно импульс с выхода элемента И 22 подаетс  на выход 6 устройства , используемый в качестве сигнала запроса на выдачу информации с выходов 10. По этому сигналу приемник информации производит считывание век тора с выходов 10, а по входу 31 в устройство поступает сигнал ответа от этого приемника. По этому сигналу через элемент ИЛИ 18 триггер 19 устанавливаетс  в состо ние О, запрашива  очередное сообщение. Формула изобретени  At the same time, the pulse from the output of the element 22 is fed to the output 6 of the device, which is used as a request signal for issuing information from the outputs 10. With this signal, the information receiver reads the vector from outputs 10, and at input 31 the device receives a response signal from this receiver . By this signal, through the OR element 18, the trigger 19 is set to the state O, requesting the next message. Invention Formula Устройство дл  селекции приоритетных сообщений, содержащее три регистра , две группы элементов И, схему сравнени , группу регистров, первый дешифратор, два элемента задержки, триггер, первый элемент И, первый „ узел анализа компонентов, содержащий две схемы сравнени  и элемент И, причем группа информационных входов устройства соединена с группой входов первого регистра, группы выходов ком- понентов вектора данных которого соединены с группами информационных входов блоков элементов И первой группы , группы выходов которых соединены с группами информационных входовA device for selecting priority messages containing three registers, two groups of AND elements, a comparison circuit, a group of registers, a first decoder, two delay elements, a trigger, a first And element, a first component analysis node containing two comparison schemes and an AND element, the group information inputs of the device are connected to a group of inputs of the first register, the output groups of the components of the data vector of which are connected to the groups of information inputs of the blocks of elements AND of the first group, the output groups of which are connected to groups of information inputs вого элемента И, первый инверсный вход которого соединен с выходом схемы сравнени  и с первым входом второго элемента ИЛИ, второй вход и выход которого соединены соответственно с пр мым выходом второго триггера и с управл ющими входами блоков элементов И первой группы, группа выходов кажAnd, the first inverse input of which is connected to the output of the comparison circuit and to the first input of the second OR element, the second input and output of which are connected respectively to the direct output of the second flip-flop and to the control inputs of the blocks of the And elements of the first group, each group of outputs 1515 2020 блоков элементов И второй группы, груп- JQ дого из которых, начина  с второго, пы выходов которых соединены с груп- пами входов регистров группы, группы выходов которых  вл ютс  группой выходов устройства, вход запуска которого соединен с единичным входом первого триггера, инверсный выход которого  вл етс  выходом готовности устройства , пр мой выход первого триггера соединен через первый элемент задержки с входом второго элемента задержки , выход второго элемента задержки соединен с пр мым входом первого элемента И, группа выходов типа век- тора данных первого регистра соеди-г нена с первой группой входов схемы сравнени , втора  группа входов которой соединена с группой выходов типа операнда второго регистра, группа входов которого  вл етс  группой кодовых входов устройства, группы вы- ходов начальной и конечной границ значени  компонента вектора данных второго регистра соединены с первыми группами входо в соответственно первой и второй схем сравнени  первого узла анализа компонентов, вторые группы входов,первой и второй схем сравнени  первого узла анализа компонентов соединены с группой выходов первого блока элементов И первой группы, выходы первой и второй схем сравнени  первого узла анализа компонентов соединены соответственно с первым и вторым инверсными входами элемента Иblocks of elements AND of the second group, the JQ groups from which, beginning with the second, are the outputs of which are connected to groups of inputs of registers of the group, the groups of outputs of which are a group of outputs of the device, the start input of which is connected to a single input of the first trigger, inverse output which is the device ready output, the direct output of the first trigger is connected through the first delay element to the input of the second delay element, the output of the second delay element is connected to the direct input of the first element And, the output group The data vector pa of the first register is connected to the first group of inputs of the comparison circuit, the second group of inputs of which is connected to the output group of the operand type of the second register, whose input group is the group of code inputs of the device, the group of outputs of the initial and final limits of the value the data vector component of the second register is connected to the first input groups in the first and second comparison circuits of the first component analysis node, the second input groups, the first and second comparison circuits of the first com analysis node, respectively onentov connected to the outputs of the first group and block elements of the first group, the outputs of the first and second comparison circuits of the first node analyze the components connected respectively to the first and second inverted input of AND соединена с первой группой входов первой и второй схем сравнени  одно именного узла анализа компонентов, втора  группа входов первой и второ схем сравнени  всех узлов анализа компонентов, начина  с второго, сое динена с соответствующей группой вы ходов второго регистра, начина  с четвертой, выходы первой и второй схем сравнени  в каждом узле анализ компонентов, начина  с второго, соеди нены соответственно с первым и вторым инверсными входами элемента И своего узла анализа компонентов, вы- 25 ходы элементов И всех узлов анализа компонентов соединены с входами дешифратора , выходы которого соединены с входами шифратора, группа выходов которого соединена с группой входов первого блока элементов И, первый уп равл ющий вход которого соединен с первым управл ющим входом второго блока элементов И,  вл етс  сигнальным выходом устройства и соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом второго эле мента задержки и с выходом второго элемента ИЛИ, второй вход которого соединен с вторым управл ющим входом второго блока элементов И и.с пр мым выходом второго триггера, вто рой управл ющий вход первого блока элементов И соединен с инверснымconnected to the first group of inputs of the first and second comparison circuits one named component analysis node, the second group of inputs of the first and second comparison circuits of all components analysis nodes, starting with the second, connected to the corresponding output group of the second register, starting with the fourth, outputs of the first and the second comparison circuits in each node analyze the components, starting with the second, are connected respectively to the first and second inverse inputs of the AND element of their component analysis node, the outputs of the elements AND all the components analyzing nodes connected to the inputs of the decoder, the outputs of which are connected to the inputs of the encoder, the group of outputs of which is connected to the group of inputs of the first block of elements AND, the first control input of which is connected to the first control input of the second block of elements AND, is the signal output of the device and is connected to the output The second element And, the first and second inputs of which are connected respectively to the output of the second delay element and to the output of the second element OR, the second input of which is connected to the second control input of the second block by the I and I with the direct output of the second trigger, the second control input of the first block of elements And is connected to the inverse 30thirty 3535 4040 данного узла анализа компонентов, о т- 5 ВЫХ°Д°М второго триггера, нулевой и личающеес  тем, что, с целью единичный входы которого соединеныof this component analysis node, about t- 5 OUT ° D ° M of the second trigger, zero and characterized in that, for the purpose of which the inputs are connected расширени  области применени  устройства за счет перекодировани  имени подмассива записей и выдачи их в той же информационной структуре, что и 50 входные сообщени , устройство содержит второй и третий элементы И, второй триггер, шифратор, два элемента ИЛИ, первый и второй блоки элементов И и (п-1) узлов анализа компонентов (п - « число компонентов), причем вход останова устройства соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом пер5expanding the field of application of the device by transcoding the name of the subarray of records and issuing them in the same information structure as the 50 input messages, the device contains the second and third elements AND, the second trigger, the encoder, two elements OR, the first and second blocks of the elements And ( p-1) components analysis nodes (p - “the number of components), the stop input of the device is connected to the first input of the first OR element, the second input of which is connected to the output of the first 5 00 Q дого из которых, начина  с второго, Q of which, starting with the second, соединена с первой группой входов первой и второй схем сравнени  одноименного узла анализа компонентов, втора  группа входов первой и второй схем сравнени  всех узлов анализа компонентов, начина  с второго, соединена с соответствующей группой выходов второго регистра, начина  с четвертой, выходы первой и второй схем сравнени  в каждом узле анализа , компонентов, начина  с второго, соединены соответственно с первым и вторым инверсными входами элемента И своего узла анализа компонентов, вы- 5 ходы элементов И всех узлов анализа компонентов соединены с входами дешифратора , выходы которого соединены с входами шифратора, группа выходов которого соединена с группой входов первого блока элементов И, первый управл ющий вход которого соединен с первым управл ющим входом второго блока элементов И,  вл етс  сигнальным выходом устройства и соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходом второго элемента задержки и с выходом второго элемента ИЛИ, второй вход которого соединен с вторым управл ющим входом второго блока элементов И и.с пр мым выходом второго триггера, второй управл ющий вход первого блока элементов И соединен с инверснымconnected to the first group of inputs of the first and second comparison circuits of the component analysis node of the same name, the second group of inputs of the first and second comparison circuits of all component analysis nodes, starting with the second, connected to the corresponding output group of the second register, starting with the fourth, outputs of the first and second comparison circuits in each analysis node, components, starting from the second, are connected respectively to the first and second inverse inputs of the element AND its component analysis node, the outputs of the elements AND all components analysis nodes They are connected to the inputs of the decoder, the outputs of which are connected to the inputs of the encoder, the output group of which is connected to the input group of the first block of elements I, the first control input of which is connected to the first control input of the second block of elements AND, is the signal output of the device and is connected to the output The second element And, the first and second inputs of which are connected respectively to the output of the second delay element and to the output of the second element OR, the second input of which is connected to the second control input of the second block e ementov AND IS direct output of the second flip-flop, the second control input of the first block of elements and is connected with an inverse 00 5five 00 соответственно с входом запуска устройства и с выходом третьего элемента И, первый и второй входы которого соединены соответственно с выходом первого элемента задержки и с выходом второго дешифратора, который соединен с вторым инверсным входом первого элемента И, входы второго дешифратора соединены с последней группой выходов первого регистра и с группой информационных входов второго блока элементов И, группы выходов первого и второго блоков элементов И объединены и.respectively, with the start-up input of the device and with the output of the third element And, the first and second inputs of which are connected respectively to the output of the first delay element and to the output of the second decoder, which is connected to the second inverse input of the first element And, the inputs of the second decoder are connected to the last group of outputs of the first register and with a group of information inputs of the second block of elements And, a group of outputs of the first and second blocks of elements And are combined and. соединены с группой входов третьего регистра, выходы которого  вл ютс  группой выходов устройства, выходconnected to a group of inputs of the third register, the outputs of which are the group of outputs of the device, the output 1532927815329278 второго элемента И соединен с управл ющими входами блоков элементов Л - второй группы,,The second element And is connected to the control inputs of the blocks of elements L - the second group,
SU884380416A 1988-02-16 1988-02-16 Device for selecting priority information SU1532927A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884380416A SU1532927A1 (en) 1988-02-16 1988-02-16 Device for selecting priority information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884380416A SU1532927A1 (en) 1988-02-16 1988-02-16 Device for selecting priority information

Publications (1)

Publication Number Publication Date
SU1532927A1 true SU1532927A1 (en) 1989-12-30

Family

ID=21356455

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884380416A SU1532927A1 (en) 1988-02-16 1988-02-16 Device for selecting priority information

Country Status (1)

Country Link
SU (1) SU1532927A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1251077, кл. G 06 F 9/46, 1985. Авторское свидетельство СССР № 1339562, кл„ G 06 F 9/46, 1986 (прототип)„ *

Similar Documents

Publication Publication Date Title
US4340781A (en) Speech analysing device
SU1532927A1 (en) Device for selecting priority information
JPS6238975A (en) Self-correlating apparatus
US2991456A (en) Directional data transfer apparatus
SU857965A1 (en) Subscriber's post
SU1488802A1 (en) Device for associative loading of data vector of variable format
JPH06274314A (en) Data-processing system
SU1442992A1 (en) Device for loading and rearranging a file
SU1509890A1 (en) Arrangement for forming structured files
SU1339562A1 (en) Data associative loading device
RU1835543C (en) Appliance for sorting of numbers
RU2664021C1 (en) Device for choosing optimal solutions by main criteria method
SU1425704A1 (en) Device for compressing vectors
SU1453413A1 (en) Arrangement for simulating mass service systems
SU1633529A1 (en) Device for majority sampling of asynchronous signals
SU1606973A1 (en) Device for sorting numbers
SU1285472A1 (en) Device for selecting group requests in computer system
SU1667050A1 (en) Module for boolean function logic transformation
SU1374241A1 (en) Device for solving assignment problem
SU1030802A1 (en) Device for computer dispatching
SU362292A1 (en) DEVICE FOR THE SELECTION OF CODES-SECURITY-UNILAAHTHD'TEXHIISECHA LIBRARY
SU1691833A1 (en) Apparatus for sorting numbers
SU1198535A1 (en) Device for calculating value of convolution
JP2655410B2 (en) Multiplexed N-unit coincidence protection circuit
SU838701A1 (en) Device for forming shortest path in digital communication system