SU1529222A1 - Многофункциональный модуль дл устройств встроенного контрол - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  построени  контролепригодных цифровых устройств. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительно режимов параллельного многоканального сигнатурного анализатора, анализатора четности информационной последовательности, генерировани  детерминированной последовательности и режима регистра сдвига. Модуль содержит M Д-триггеров 1, группы 2 и 3 из M элементов 2И, сумматор 4 по модулю два, M сумматоров 5 по модулю два, M элементов ИЛИ-НЕ 6, элемент И 7. Модуль позвол ет организовать дес ть режимов его работы. 11 ил.

Description

изобретение относитс  к области вычислительной техники и предназначено дл  построени  контролепригодных цифровых устройств.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  дополнительно режимов параллельного многоканального сигнатурного анализатора , анализатора четности информационной последовательности, генерировани  детерминированной последовательности и режима регистра сдвига.

На фиг. 1 приведена функциональна  схема модул  дл  (где ш-разр д- ность модул ) и дл  порождающего полинома ф(х) 1ех фх ; на фиг. 2-11 - эквивалентные схемы модул  в различных режимах его работы.

Модуль (фиг. 1) содержит m D-триг- геров 1, первую 2 и вторую 3 группы из m элементов 2И, сумматор 4 по модулю два, m сумматоров 5 по модулю два, ш элементов ЙЛИ-НЕ 6 и элемент И 7, первый - четвертый входы 8-11 задани  режима, синхррвх од 12 и группу информационных выходов 13 модул , причем входы сумматора 4 по модулю два подключены к единичным выходам D-Тригге- ров 1, номера которых определ ютс  образующим полиноном ф(х).

Количество D-триггеров 1 определ етс  требуемой разр дностью модул . Дл  реальных случаев величина m принимает значение в диапазоне от 4 до 32. Выбрав величину m на основании существующих таблиц примитивных полиномов, выбираетс  примитивный полином ф(х), дл  которого deg9(x)m. Так, дл  можно выбрать полином ф(х) 1 ® X ф X . Вид выбранного полинома ф(х) определ ет номера D-триггеров 1, выходы которых подключаютс  к входам сумматора 4. Так, дл  ф(х) ISxffix .можно заключить, что к входам сумматора 4 подключаютс  единичные выходы первого и четвертого D-триггеров 1. Общее количество входов сумматора 4 равн етс  количеству ненулевых членов полинома ф(х). Дл  рассматриваемого примера число входов сумматора 4 равн етс  трем, так как ф(х) 1фх + х содержит три ненулевых члена.

Дл  задани  режимов работы модул  на его входах 8-11 формируютс  логические переменные О или 1 - управл ющие сигналы СЗ, С2, С4 и С5. Дл 

(в

(Л

01

ю

со ю |С ю

этих целей можно использовать двухпо- зиционные переключатели, формирующие на выходе значение О или 1, а также генераторы логической единицы и логического нул .

Модуль работает следующим образом.

В зависимости от значений управл ющих сигналов С2, СЗ, С4 и С5 возможны следующие режимы работы, все множество которых можно разбить на три подПоследовательный генератор псевдослучайных тестовых наборов.

В данном режиме , , , и схема модул  преобразуетс  в генератор М-последовательности (фиг. 6).

Параллельный генератор псевдослучайных тестовых наборов.

В данном режиме , , , и схема модул  преобразуетс  в генератор псевдослучайных чисел, при этом

множества. Последовательно рассмотрим 10 последующий тестовый набор полностью отвсе режимы каждого из них.личаетс  от текущего (фиг. 7).

Генератор детерминированной последоваПодмножество режимов работы модул , когда его элементы пам ти используютс  по своему пр мому назначению, т. е. выпо- н ют функцию хранени  информации.

Режим ш элементов пам ти.

Данный режим обеспечиваетс  следующими значени ми управл ющих сигналов , , , , где X означает , что сигнал С5 может принимать значение нул  либо единицы. В этом ре- 20 жиме дл  схема модул  преобразует- с  к следующему эквивалентному виду (фиг. 2). Как видно из фиг. 2, устройство представл ет собой набор элементов пам ти, в которые записываетс  информаци  путем подачи синхронизирующего импульса на вход устройства 01. Под действием данного сигнала входной вектор Х1Х2ХзХ4 записываетс  на элементы пам ти .

тельности. Дл  случа  при , , , на выходах 13.1 - -g 13.4 устройства (фиг. 8) формируетс  следующа  детерминированна  тестова  последовательность .

Q, Q2 Рз Q4

о о о, о

1000 0100

1 Г 1 000 1 О О

01 О

11 1

О 1 1 1 1

0000

Подмножество режимов работы модул  в качестве анализирующей схемы.

Многоканальный сигнатурный анализаРежим установки в ноль элементов пам - зо ройс туры

ти модул .

Данный режим обеспечиваетс  следующими значени ми управл ющих сигналов , , , . Все элементы пам ти установ тс  в нулевое состо Дл  обеспечени  данного режима , , , . В данном режиме устройство будет формировать значение сигнатуры как результат сжати  ш входных

последовательностей х, ,m. Дл 

н-ие под действием синхроимпульса С1 35 эквивалентна  схема устройства приведена (фиг. 3). на фиг. 9.

Режим хранени .Параллельный многоканальный сигнаВ этом режиме , , , турный анализатор.

и при подаче синхроимпульсов наВ этом случае С2 1, С3 1, , С5 1

вход 12 (сигнал С1) элементы пам ти и схема устройства будет представл ть будут сохран ть свое предыдущее состо -собой параллельный многоканальный сигнатурный анализатор (фиг. 10).

Схема, определ юща  четность количестние (фиг. 4).

Режим регистра сдвига.

В этом режиме , , , . Эквивалентна  схема устройства дл  данного режима приведена на фиг. 5. 45 этом случае , , ,

ва единиц в последовательност х х/, / 1, т.

Она представл ет собой регистр сдвига, сдвигающий на один разр д вправо. При сдвиге информации на первый элемент пам ти записываетс  значение единицы. Микроопераци  сдвига осуществл етс  под действием синхроимпульса С1.50

Последовательно использу  приведенные режимы первой группы, можно выполн ть и р д других действий. Так, например, последовательное выполнение режимов 1.2 и 1.4 позвол ет установить все элементы пам ти в единичное состо ние.55

Подмножество режимов работы модул , обеспечивающих генерирование тестовых воздействий.

и эквивалентна  схема примет вид (фиг. 11). Содержимое элементов пам ти устройства будет определ ть четность единичных символов в анализируемой последовательности .

Таким образом, данное техническое реще- ние позвол ет организовать дес ть режимов его работы, за счет чего заметно расшир ютс  функциональные возможности устройства .

Кроме того, надежность модул  повышаетс  за счет увеличени  достовернос- и контрол  в режиме многоканального сигнатурного анализатора и улучшени  каПоследовательный генератор псевдослучайных тестовых наборов.

В данном режиме , , , и схема модул  преобразуетс  в генератор М-последовательности (фиг. 6).

Параллельный генератор псевдослучайных тестовых наборов.

В данном режиме , , , и схема модул  преобразуетс  в генератор псевдослучайных чисел, при этом

последующий тестовый набор полностью отГенератор детерминированной последова

тельности. Дл  случа  при , , , на выходах 13.1 - 13.4 устройства (фиг. 8) формируетс  следующа  детерминированна  тестова  последовательность .

Q, Q2 Рз Q4

о о о, о

1000 0100

1 0 О

О

1

О 1 1 1 1

0000

Подмножество режимов работы модул  в качестве анализирующей схемы.

Многоканальный сигнатурный анализа РДл  обеспечени  данного режима , , , . В данном режиме устройство будет формировать значение сигнатуры как результат сжати  ш входных

этом случае , , ,

ва единиц в последовательност х х/, / 1, т.

этом случае , , ,

и эквивалентна  схема примет вид (фиг. 11). Содержимое элементов пам ти устройства будет определ ть четность единичных символов в анализируемой последовательности .

Таким образом, данное техническое реще- ние позвол ет организовать дес ть режимов его работы, за счет чего заметно расшир ютс  функциональные возможности устройства .

Кроме того, надежность модул  повышаетс  за счет увеличени  достовернос- и контрол  в режиме многоканального сигнатурного анализатора и улучшени  качества псевдослучайных тестовых последовательностей в режиме генератора.

Claims (1)

1. Формула изобретени 

   он содержит группу из m сумматоров по модулю два, группу из m элементов ИЛИ-НЕ и элемент И, причем инверсный выход i-ro D-триггера (, m-l) соединен с первьГм входом (i+l)-ro элемента ИЛИ-НЕ группы, вторые входы элементов ИЛИ-НЕ группы объединены и образуют третий вход задани  режима модул , Быход 1 J-X элементов И первой группы (j l,m), выходы J-X элементов ИЛИ-НЕ

   Многофункциональный модуль дл  устройств встроенного контрол , содержащий m D-триггеров, где m - разр дность модул , первую и вторую группы из m элементов И, сумматор по модулю два, п вхо-vj - , l, - j -- „ „„rvu

   дов которого подключены к пр мым выхо-10 группы и выходы J-X элементов И второй

   дам D-триггеров, номера которых опреде-группы соединены соответственно с первыл ютс  ненулевыми коэффициентами обра-ми, вторыми и третьими ходами j-x

   зующего многочлена, синхровходы D-тригге-сумматоров по модулю два вь1ходы

   ров объединены и образуют тактовыйкоторых соединены с информационньши

   вход модул ,- пр мые выходы D-триггеров,5 D-триггеров, пр мь.е вь1ходь1

   образуют группу информационных выходовкоторых соединены с вторыми входами

   модул , первые входьГ элементов И пер-j-x элементов И второй группы, вторьте

   вой группы объединены и образуют пер-входы элементов И первой группы оОвый вход задани  режима модул , первыеразуют группу информационных входов мовходы элементов И второй группы объеди-дул , (п + 1)-и вход сумматора по моду

   нены и образуют второй вход задани  ре-20 лю два подключен к шине единично™

   жима модул , отличающийс  тем. что, спотенциала, где п - число ненулевь1х

   целью расширени  функциональных возмож-коэффициентов образующего многочлена,

   ностей за счет обеспечени  дополнительновыход сумматора по модулю два соеди - режимов параллельного многоканального сиг- нен с первым входом элемента И, второй

   натурного анализатора,анализатора четное-25 которого  вл етс  четвертым входом

   ти информационной последовательности, ге-задани  режима модул , выход элемента

   нерировани  детерминированной последова-И соединен с первым входом первого

   тельности и режима регистра сдвига,элемента ИЛИ-Hh группы.

   он содержит группу из m сумматоров по модулю два, группу из m элементов ИЛИ-НЕ и элемент И, причем инверсный выход i-ro D-триггера (, m-l) соединен с первьГм входом (i+l)-ro элемента ИЛИ-НЕ группы, вторые входы элементов ИЛИ-НЕ группы объединены и образуют третий вход задани  режима модул , Быход 1 J-X элементов И первой группы (j l,m), выходы J-X элементов ИЛИ-НЕ

   vj - , l, - j -- „ „„rvu

   0 группы и выходы J-X элементов И второй

   ,«

   l/Sj

   Фиг. 2

   Qj

   Q

   .%

   a

   о-

   Фие.

   Фиг.6

   lit II

   5

   2

   ITTrnP

   ьп

   -

   riillJ

   Фt/г.3

   „/

   L«

   L-Qv

   .S

   фие.1

   6,

   fi;

   Фиг. 6

   x

   J) J