SU1527712A1

SU1527712A1 - Дельта-сигма-кодер

Info

Publication number: SU1527712A1
Application number: SU884374835A
Authority: SU
Inventors: Юрий Борисович Яненко; Глеб Николаевич Котович; Константин Сергеевич Комаров
Original assignee: Рижский политехнический институт им.А.Я.Пельше
Priority date: 1988-02-02
Filing date: 1988-02-02
Publication date: 1989-12-07

Abstract

Изобретение относитс к вычислительной технике и технике св зи. Его использование в цифровых системах св зи, измерений, телемеханики позвол ет повысить точность кодировани входного сигнала. Дельта-сигма-кодер содержит вычитатель 1, сумматор 2, источник 3 опорного напр жени , дискретизатор 9, компараторы 10, 11 и интеграторы 13, 14. Благодар введению элементов И 4, 5, элементов НЕ 6, 7, элемента ИЛИ 8, компаратора 12 и выполнению каждого из интеграторов 13, 14 на счетчике 15 импульсов и цифроаналоговом преобразователе 16 точность кодировани определ етс разр дностью счетчиков 15 и преобразователей 16. 2 ил.

Description

ff)

Изобретение относитс к вычислительной технике и технике св зи и может быть использовано в цифровых системах св зи, измерений, те,чеме- ханики,

Цель изобретени - повышение точности кодировани входного сигнала.

На фиг.1 приведена функциональна схема дельта-сигма-кодера; на фиг.2 - временные диаграмьл его работы.

Дельта-сигма-кодер содержит вы- читатель 1, сумматор 2, источник 3 опортюго напр же} и , первый и второй элемента И А и 5 и первый и второй элементы НЕ 6 и 7, элемент ИПИ 8, дискретизатор 9, первый - третий компараторы 10 - 12 и первый и второй интеграторы 13 и 14, каждый из которых включает в себ счетчик 15 импульсов и цифроаналоговый преобразователь (ЦАП) 16. На фиг.1 обозначены информационньм и тактовый входы 17 и 18.

Дельта-сигма-кодер работает еле- дующим образом

На вход 18 приход т тактовые импульсы (фиГо2а), входной сигнал X(t) поступает с входа 17 на вычита- тель I и сумматор 2, которые предназ начены .цл формирований размера шага

первого 16.1 и второго 16.2 ЦАП соответственно (фиг.26). В зависимости от величины входного напр жени на KOhiiiapaTope 10 на его выходе вырабатываетс сигнал (фиг.2в), а на выходе второго элемента НЕ 7 - инверсньш синал (фиг.2г), которые дискретизиру- ютс во времени первым и вторым эле ментами И 4 и 5 и далее, в противо- фазе, управл ют первым 15.1 и вторым 15с2 счетчиками.

.Пл удобства рассмотрени предполжим , что на вход 17 кодера поступает положительное напр жение X(t), нахо- д щеес в пределах О X(t) V и не измен ющеес во времени. В этом случ сигнал на выходе первого ЦАГГ 16.1 меньше сигнала на выходе второго 11ДП 16.2 и на выходе Компаратора 10 по вл етс логическа 1, котора в hWHenT прихода стробирующего импульса измен ет текущее состо ние первого ЦДП 16.1 на единицу. В случае, если напр жение на выходе первого ЦАП 16.1 по-прежнему меньше напр жени на выходе второго ЦАП 16.2, компаратор 10 остаетс в том же состо нии. В противном случае на выходе компара

с

5 0

5

о

Q

5

тора 10 по вл етс О, который далее инвертируетс элементом НЕ 7 и через второй элемент И 5 измен ет с.- сто ние второго счетчика 15.2 и второго ЦАП 16.2.

Таким образом осуществл етс отсчет шагов на выходе первого ЦАП 16.1, размер которых пропорционален разности V - X(t), относительно шагов на выходе второго ЦАП 16.2, размер которых пропорционален сумме V + + X(t) с тем же коэффициентом пропорциональности , причем остаток от каждого предыдущего отсчета переноситс на следующий отсчет. Непрерывность отслеживани определ етс разр дностью первого и второго ЦАП 16, т.е. временем прохождени полного цикла от начала счета до- сброса.

Второй II и третий 12 компараторы, элемент ИЛИ 8 и первый элемент НЕ 6 служат дл формировани сигнала сброса (фиг.2д), которьш вырабатываетс в случае, когда сигнал одного из ЦАП 16 превысит соответствующий опорный уровень дл первого ЦАП 16.1 V - X(t) или дл второго ЦАП 16.2 V + X(t). При этом не происходит разрыв текущей пачки, что могло бы привести к дополнительной ошибке преобразовани .

Дискретизатор 9 служит дл формиро вани выходной цифровой последовательности кодера (фиг.2е).

Таким образом происходит преобразование аналогового напр жени в цифровой вид. Функции интеграторов 13 и 14 выполн ют соответственно первые счетчик 15.1 и ЦАП 16.1 и вторые счетчик 15.2 и ЦАП 16.2. Следовательно, точность преобразовани целиком определ етс разр дностью счетчиков 15 и ЦАП 16. Дл простоты рассмотрени на временных диаграммах (фиг.2) проиллюстрированы варианты с четырехразр дными счетчиками 15 и ЦАП 16. Практически достаточно высокие качественные характеристики достигаютс при применении 8-12 и более разр дных ЦАПо

Claims

Формула изобретени

Дельта-сигма-кодер, содержащий вычислитель, источник опорного напр жени , выход которого соединен с первым входом сумматора, первый интегратор , выход которого подключен к первому входу первого компаратора.

515

выход которого соединен с информационным входом дискретизатора, второй интегратор и второй компаратор, тактовый вход и выход дискретизатора вл ютс соответственно тактовым входом и выходом кодера, отличающийс тем,что , с целью повьпиени точности кодировани входного сигналу в кодер введены третий компаратор, элемент ИЛИ, элементы И, элементы НЕ, а каждый интегратор выполнен на одноименных цифроаналоговом преобразователе и счетчике импульсов, вы- ходы которого соединены с информа- дноиными входами одноименного цифро- аналогового преобразовател , выход первого цифроанапогового преобразовател йвл етс выходом первого интегратора , второй вход сумматора объеди- нен с первым входом вычитател и вл етс информационным входом кодера второй вход вычитател подключен к выходу источника опорного напр жени , первый вход второго компаратора подкл чен к выходу первого цифроаналогового преобразовател , выход вычитател соединен с первым входом третьего

компаратора и опорным входом первого цифроаналогового преобразовател , выход сумматора подключен к второму входу второго компаратора и опорному входу второго цифроаналогового преобразовател , выход которого соединен с вторыми входами первого и третьего компараторов, выходы второго и третьего компараторов подключены к первому и второму входам элемента ИЛИ, выход которого соединен с входами об- 1гулени первого и второго счетчиков импульсов и входом первого элемента НЕ, выход которого подключен к установочным входам счетчиков импульсов, первые входы первого и второго элементов И объединены и подключены к тактовому входу кодера, второй вход первого элемента И и вход второго элемента НЕ объединены и подключены к выходу первого компаратора, выход второго элемента НЕ соединен с вторым входом второго элемента И, выходы первого и второго элементов И подключены к счетным входам одноименных четчиков импульсов.

1

1 ±

I I I I t 1 1 I I I I I I