SU1562936A1

SU1562936A1 - Аналого-цифровой интегратор

Info

Publication number: SU1562936A1
Application number: SU884462551A
Authority: SU
Inventors: Любомир Михайлович Смеркло; Евгений Михайлович Величенко; Юрий Григорьевич Вульчин; Богдан Теодорович Семен; Юрий Евгеньевич Величенко; Мирон Иосифович Николышин; Богдан Юрьевич Вульчин
Original assignee: Предприятие П/Я В-8751
Priority date: 1988-07-18
Filing date: 1988-07-18
Publication date: 1990-05-07

Abstract

Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам функционального преобразовани сигналов, и может быть использовано дл интегрировани входного электрического сигнала. Целью изобретени вл етс повышение точности интегрировани . Аналого-цифровой интегратор содержит первый 1 и второй 2 блоки выборки-хранени , блок 3 вычитани , делитель 4 напр жени , первый 5 и второй 6 умножающие цифроаналоговые преобразователи, сумматор 7, выходную клемму 8, третий 9 и четвертый 10 блоки выборки-хранени , третий умножающий цифроаналоговый преобразователь 11, входную клемму 12, генератор 13 счетных импульсов, счетчик 14, дешифратор 15, дифференцирующую цепь 16, вентили 17 - 20 и 23, шину 21 управлени и инвертор 22. За счет реализации данным устройством алгоритма, описываемого выражением U_выхI=U_вх(T) DT=0,5(U_I-U_I-1)T²+U_I-1 T+C_I-1, где U_I и U_I-1 - дискретные значени (выборки) входного сигнала, вз тые в моменты времени соответственно T_I и T_I-1

C_I-1 - результат интегрировани , полученный после окончани предыдущего интервала дискретизации, удаетс повысить точность интегрировани . 1 ил.

Description

Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам функционального преобразовани сигналов, и может быть использовано дл интегрировани входного электрического сигнала.

Целью изобретени вл етс повышение точности интегрировани .

На чертеже представлена блок-схема интегратора.

Аналого-цифровой интегратор содержит первьй 1 и второй 2 блоки выборки-хранени , блок 3 вычитани , делитель 4 напр жени , первый Ь и второй 6 умножающие цифроаналоговые преобразователи , сумматор 7, выход 8 устройства , третий 9 и четвертый 10 блоки выборки-хранени , третий умножающий цифроаналоговый преобразователь 11, информационный вход 3 2 устройства , генератор 13 счетных импульсов, счетчик 14, дешифратор 15, дифференцирующую цепь 16S первьй 17, второй 18, третий 19 и четвертьй 20 элементы с односторонней проводимостью, управл ющий вход 21 устройства, инвертор 22 и п тый вентиль 23 с односторонней проводимостью.

Интегратор работает следующим образом

В исходном состо нии напр жени на выходах блоков , 2, 9 и 10 выборки-хранени равны нулю

В момент поступлени короткого строб-импульса положительной пол рности с входа 21 разр ды счетчика 14 импульсов обнул ютс С помощью импульса , поступающего с входа 21 через инвертор 22 и элемент 23 на управл ющий вход блока 1 выборки-хранени , производитс выборка входного сигнала Ugx и запись напр жени выборки I 0 в блоке 1 выборки-хранени . На счетный вход счетчика 14 импульсов поступают тактовые импульсы с выхода генератора 13 счетных импульсов.

На интервале t 0 - t периода дискретизации Тдискр цифровой код Z(t) на выходе счетчика измен етс линейно от нул до N. Код Z(t), пропорциональный времени t, поступает на цифровые входы умножающих цифроана- логовых преобразователей Ь, b и 11.

5

0

5

0

5

0

На интервале времени t

напр жение ив(,ГХ1 на выходе блока 1 выборки-хранени равно UQ - величине входного сигнала в момент времени t0, a напр жение U вмх 2на выходе блока 2 выборки-хранени равно нулю (U 86fx г - 0).

В течение интервала между моментами времени t0 и tv выходное напр жение Ugyxs блока 3 вычитани равно

ивих э иь х-г . (О

Напр жение иВЬ|ХЗпоступает через делитель 4 напр жени с коэффициентом передачи 0,5 на аналоговый вход умножающего цифроаналогового преобразовател 6. Выходное напр жение Ueb(X j умножающего цифроаналогового преобразовател 6 равно

U8bix 0,5UBtlX3Z 0,, 0,5 Uatlxat,(2)

где - масштабный коэффициент. Напр жение U8blx поступает на аналоговый вход умножающего цифроаналогового преобразовател 11, выходное напр жение UBblx 1T которого равно

Л

1Т t- U ВЫХ 11 U J U ВКХ Э L

(3)

и поступает на первый вход сумматора 7, на второй вход которого поступает напр жение U eux 5 с выхода умножающего цифроаналогового преобразовател 5, которое равно

50

11 вы 5 Ь «их г1

(4)

На третий вход сумматора 7 поступает напр жение U 8ЫК 0с выхода блока 10 выборки-хранени .

Выходное напр жение V flt|J( с выхода сумматора 7 равно

U.

ивь. и йшю,(Ь)

ВЫХ 1

а с учетом выражений (1-4)

,b

+ U

С вихГ11 etixi

6МХ 2

t + Ь в(,|х to ,

Напр жение Ueb(X 7поступает на выход 8 устройства и вход блока 9 выборки-хранени . При заполнении разр дов счетчика в момент времени t1 на выходе дешифратора 15 формируетс положительный импульс длительностью 2 .который поступает на дифференцирующую цепь 16. В момент t положительного фронта на выходе последнего формируетс короткий строб-импульс положительной пол рности, который поступает через элементы 18 и 19 на управл ющие входы выборки бло- ков 2 и 9 выборки-хранени соответственно . В период действи положительного строб-импульса в блок 2 выборки-хранени записываетс выборка U1, поступающа с выхода блока I выборки-хранени . Одновременно в блоке 9 выборки-хранени записываетс напр жение ишх t, поступающее с выхода сумматора 7.

В момент времени t, + Ј на выходе дифференцирующей цепи I6 формируетс короткий строб-импульс отрицательной пол рности, который через элементы I7 и 20 производит выборку входного сигнала U8x в момент времени t и его запись в блоке I выборки- хранени , одновременно выходное напр жение U

8ых 9

блока 9 выборки-хранени

записываетс в блок Ю выборки-хране- ни и поступает на третий вход сумматора 7.

Следующим импульсом генератора 13 разр ды счетчика 14 устанавливаютс в нулевые состо ни , процесс формировани цифрового кода Z(t) на входах умножающих цифроаналоговых преобразователей 5, 6 и 11 на интервале времени t, - t 2 - Тдискр происходит аналогично описанному процессу. На интер

вале

tv t выходные напр жени блоков 1, 2, 9 и 10 выборки-хранени равны соответственно URMX1 и,;

ио ибыхэ ивых о-ивы 7.1 , где 1, ,110 - значени дискретных выборок в моменты времени t,, 10, a Ue(,,X7,i результат интегрировани входного сигнала на интервале предыдущей выборки t о - t ,,

Выходное напр жение U xв каждом такте вл етс интегралом входного

сигнала U

й

т.е.

(b)

ВЫ

; J uM(t),5(U.-Ui.1 )tz +

+ и

t +

с н,

(7)

где U. л U,

t-1

-. - Ч,

Ч -t;-,

дискретные значени (выборки) входного сигнала, вз тые в моменты времени соответственно t: и причем т

-Лиск р

результат интегрировани , полученный после окочани предыдущего интервала дискретизации .

t-t

Claims

Формула изобретени

20

5

Аналого-цифровой интегратор, содержащий генератор счетных импульсов , выход которого соединен со счетным входом счетчика, выход которого

5 подключен к цифровому входу первого умножающего цифроаналогового преобразовател , отличающийс тем, что, с целью повышени точности интегрировани , в него введены втоQ Р°й и третий умножающие цифроаналого- вые преобразователи, первый, второй, третий и четвертый блоки выборки-хранени , дешифратор, дифференцирующа цепь, блок вычитани , делитель напр жени , сумматор, первый, второй, третий , четвертый и п тый элементы с односторонней проводимостью и инвертор , причем информационный вход первого блока выборки-хранени вл етс

Q информационным входом интегратора, а

0

5

выход первого блока выборки-хранени соединен с информационным входом второго блока выборки-хранени и с первым входом блока вычитани , второй вход которого подключен к выходу второго блока выборки-хранени и аналоговому входу первого умножающего цифроаналогового преобразовател , выход блока вычитани через делитель напр жени подключен к аналоговому входу второго умножающего цифроаналогового преобразовател , выход которого соединен с аналоговым входом третьего умножающего цифроаналогового преобразовател , цифровые входы второго и третьего умножающих цифроаналого- вых преобразователей объединены и подключены к выходу счетчика и входу дешифратора , выход которого через диф71562936 8

ференцирующую цепь соединен с входамиключей к управл ющему входу интегратопервого , второго, третьего и четвер- ра первый, второй и третий входы

того элементов с односторонней про-сумматора соединены соотве.тственно с

водимостыо, выходы которых подключенывыходами первого и третьего умножающих

к управл ющим входам соответственноцифроаналоговых преобразователей и -с

первого, второго, третьего и четвер-выходом четвертого блока выборки-хратого блоков выборки-хранени , входнени , выход сумматора вл етс выхообнулени счетчика через включенныедом интегратора и подключен к инпоследовательно инвертор и п тый эле- JQформационному входу третьего блока

мент с односторонней проводимостьювыборки-хранени , выход которого соесоединен с управл ющим входом первогодинен с информационным входом четверблока выборки-хранени , а также под-того блока выборки-хранени .