JPH0528129U - ２重積分型ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】 【目的】 カウンタのクロック周波数を上げなくても、
容易に高い分解能が得られる２重積分型Ａ／Ｄ変換器を
実現する。 【構成】 積分器と、この積分器に選択的にプラスの基
準電圧を入力する第１のスイッチおよび第１の抵抗と、
前記積分器に選択的にマイナスの基準電圧を入力する第
２のスイッチおよび第２の抵抗と、前記積分器に選択的
に未知電圧を入力する第３のスイッチおよび第３の抵抗
と、前記積分器の出力信号とア−ス電圧を比較するコン
パレ−タと、このコンパレ−タの出力信号が入力され逆
積分時間をカウントする上位カウンタと、前記コンパレ
−タの出力信号が入力され次のクロックまで逆積分する
ことにより生じる余りを積分する時間をカウントする下
位カウンタとを備えた構成としたことを特徴とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、容易に高い分解能が得られる２重積分型Ａ／Ｄ変換器を実現するも のである。

【０００２】

【従来の技術】

図３は従来の２重積分型Ａ／Ｄ変換器の一例を示す構成図である。図３におい て、１は積分器であり、演算増幅器２とスイッチ３とコンデンサ４とで構成され ている。演算増幅器２の非反転入力端子はア−スに接続され、反転入力端子と出 力端子の間にはスイッチ３とコンデンサ４が並列に接続されている。この積分器 １の入力端子には直列接続されたスイッチ５と抵抗６を介してプラスの基準電圧 Ｖref が入力されると共に、直列接続されたスイッチ７と抵抗８を介してマイナ スの基準電圧−Ｖref が入力され、更に、直列接続されたスイッチ９と抵抗８を 介してアナログ未知電圧Ｖx が入力されている。１０は演算増幅器で構成された コンパレ−タであり、非反転入力端子はア−スに接続され、反転入力端子は積分 器１の出力端子に接続され、出力端子はカウンタ１１に接続されている。

【０００３】 このような構成において、図４は図３の動作説明図である。スイッチ３は初期 状態ではオンで、Ａ／Ｄ変換動作が始まるとオフになる。そして、Ａ／Ｄ変換動 作において、スイッチ５はスイッチ７，９と連動して相補的にオン，オフ駆動さ れる。すなわち、Ａ／Ｄ変換動作は、スイッチ５をオフにしてスイッチ７，９を オンにして、マイナスの基準電圧−Ｖref とアナログ未知電圧Ｖx の和を積分す る時間ｔ1 と、スイッチ５をオンにしてスイッチ７，９をオフにして、プラスの 基準電圧Ｖref で逆積分する時間ｔ2 とに分けられる。時間ｔ2 をカウンタ１１ で測定することにより、アナログ未知電圧Ｖx をデジタルデ−タに変換できる。

【０００４】

【考案が解決しようとする課題】

しかしながら、上記従来技術に示す２重積分型Ａ／Ｄ変換器のような構成の場 合、分解能を向上させるためには、カウンタのクロック周波数を上げる必要があ るが、クロック周波数を無限に高くすることは回路の限界からできず、容易に分 解能を向上させることができなかった。

【０００５】 本考案は上記従来技術の課題を踏まえて成されたものであり、カウンタのクロ ック周波数を上げなくても、容易に高い分解能が得られる２重積分型Ａ／Ｄ変換 器を提供することを目的としたものである。

【０００６】

【課題を解決するための手段】

上記課題を解決するための本考案の構成は、 積分器と、 この積分器に選択的にプラスの基準電圧を入力する第１のスイッチおよび第１ の抵抗と、 前記積分器に選択的にマイナスの基準電圧を入力する第２のスイッチおよび第 ２の抵抗と、 前記積分器に選択的にアナログ未知電圧を入力する第３のスイッチおよび第３ の抵抗と、 前記積分器の出力信号とア−ス電圧を比較するコンパレ−タと、 このコンパレ−タの出力信号が入力され逆積分時間をカウントする上位カウン タと、 前記コンパレ−タの出力信号が入力され次のクロックまで逆積分することによ り生じる余りを積分する時間をカウントする下位カウンタと を備えた構成としたことを特徴とするものである。

【０００７】

【作用】

通常、分解能をｎビット向上させるには、クロック周波数を２ⁿ 倍するか、逆 積分時間を２ⁿ 倍する必要があるが、本考案によれば、変換時間を約ｎクロック 分増加させることで、これが可能になる。

【０００８】

【実施例】

以下、本考案を図面に基づいて説明する。 図１は本考案の２重積分型Ａ／Ｄ変換器の一実施例を示す構成図である。なお 、図１において図３と同一要素には同一符号を付して重複する説明は省略する。 図１において、積分器１の入力端子の１つに抵抗１２の一端が接続され、この 抵抗１２の他端にはアナログ未知電圧Ｖx を入力するスイッチ９が接続されてい る。また、コンパレ−タ１０の出力信号は上位カウンタ１３および下位カウンタ １４に入力される構成とされ、上位カウンタ１３は、逆積分時間をカウントし、 下位カウンタ１４は、次のクロックまで逆積分することによって生じた余りを積 分する時間をカウントするものであり、上位カウンタ１３と下位カウンタ１４の 出力和がＡ／Ｄ変換結果となる。

【０００９】 図２はこのような回路の動作説明図であり、Ｒ1 ＝２ⁿ ・Ｒ2 （ただし、Ｒ1 ：抵抗６の抵抗値、Ｒ2 ：抵抗８の抵抗値、ｎは正の整数である。）で、上位カ ウンタ１３および下位カウンタ１４共に、２進カウンタの例について示している 。図２において、初期状態では、スイッチ３がオン、スイッチ５，７，９はオフ になっている。Ａ／Ｄ変換動作が始まると、スイッチ３はオフになる。ｔ1 の期 間は、スイッチ５，９がオン、スイッチ７がオフになり、積分器１にはＶref ＋ Ｖx が入力される。つまり、ｔ1 の期間は、プラスの基準電圧Ｖref とアナログ 未知電圧Ｖx の和を積分する時間である。ｔ2 の期間は、スイッチ７がオン、ス イッチ５，９がオフになり、積分器１には−Ｖref が入力される。つまり、ｔ2 の期間は、マイナスの基準出圧−Ｖref で逆積分する時間であるが、このｔ2 の 期間は、コンパレ−タ１０が反転してから、次のクロックが来るまでの時間を示 しており、上位カウンタ１３はコンパレ−タ１０が反転するまでのクロック数を カウントする。このｔ2 はクロック周期をｔ0 として、上位カウンタ１３の値を ａ0 とすると、 ｔ2 ＝（ａ0 ＋１）・ｔ0 で与えられる。次に、ｔ3 の期間は、スイッチ５がオン、スイッチ７，９がオフ になり、積分器１にはＶref が入力される。つまり、ｔ3 の期間では、プラスの 基準電圧Ｖref で積分する時間であり、コンパレ−タ１０が反転するまでのクロ ック数を下位カウンタ１４でカウントする。この値をａ1 とする。ただし、０≦ ａ1 ≦ｎである。したがって、上位カウンタ１３と下位カウンタ１４から出力さ れる値を合わせた値ａ ａ＝ａ0 ・２ⁿ ＋ａ1 が、本考案の装置のＡ／Ｄ変換結果となる。

【００１０】

【考案の効果】

以上、実施例と共に具体的に説明したように、本考案によれば、通常ｎビット 向上させるには、クロック周波数を２ⁿ 倍するか、逆積分時間を２ⁿ 倍する必要 があるが、変換時間が約ｎクロック分増加させることでこれが可能となる。した がって、クロック周波数を上げることなく分解能を向上させることができる２重 積分型Ａ／Ｄ変換器を実現できる。

【図面の簡単な説明】

【図１】本考案の２重積分型Ａ／Ｄ変換器の一実施例を
示す構成図である。

【図２】図１の動作説明図である。

【図３】従来の２重積分型Ａ／Ｄ変換器の一例を示す構
成図である。

【図４】図３の動作説明図である。

【符号の説明】

１ 積分器 ２ 演算増幅器 ３，５，７，９ スイッチ ４ コンデンサ ６，８，１２ 抵抗 １０ コンパレ−タ １３ 上位カウンタ １４ 下位カウンタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 積分器と、 この積分器に選択的にプラスの基準電圧を入力する第１
   のスイッチおよび第１の抵抗と、 前記積分器に選択的にマイナスの基準電圧を入力する第
   ２のスイッチおよび第２の抵抗と、 前記積分器に選択的にアナログ未知電圧を入力する第３
   のスイッチおよび第３の抵抗と、 前記積分器の出力信号とア−ス電圧を比較するコンパレ
   −タと、 このコンパレ−タの出力信号が入力され逆積分時間をカ
   ウントする上位カウンタと、 前記コンパレ−タの出力信号が入力され次のクロックま
   で逆積分することにより生じる余りを積分する時間をカ
   ウントする下位カウンタとを備えた構成としたことを特
   徴とする２重積分型Ａ／Ｄ変換器。