SU1527660A1 - Device for digital magnetic recording - Google Patents
Device for digital magnetic recording Download PDFInfo
- Publication number
- SU1527660A1 SU1527660A1 SU884389998A SU4389998A SU1527660A1 SU 1527660 A1 SU1527660 A1 SU 1527660A1 SU 884389998 A SU884389998 A SU 884389998A SU 4389998 A SU4389998 A SU 4389998A SU 1527660 A1 SU1527660 A1 SU 1527660A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- outputs
- group
- output
- inputs
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Изобретение относитс к накоплению информации и может найти применение дл цифровой магнитной записи. Цель изобретени - повышение плотности цифровой магнитной записи. При поступлении тактовых импульсов с задающего генератора 1 на триггер 13 происходит опрос строки матрицы первого блока 12 пам ти, задаваемой кодовой комбинацией на первой группе выходов статического регистра 7. Последнее вызывает опрос по столбцам строки матрицы второго блока 12 пам ти, задаваемой кодовой комбинацией на второй группе выходов статического регистра 7 и т.д. Благодар этому на выходах блока 8 пам ти по вл етс полный код, комбинации которого расположены случайно. Блок 8 пам ти через элемент ИЛИ 14 открывает элемент И 4, что обеспечивает запись новой комбинации с первой группы выходов статического регистра 7 в статический регистр 10, воздействующий на блок 11 записи. 1 ил.The invention relates to the accumulation of information and can be used for digital magnetic recording. The purpose of the invention is to increase the density of a digital magnetic recording. Upon receipt of clock pulses from the master oscillator 1 to the trigger 13, the matrix row of the first memory block 12 specified by the code combination on the first group of outputs of the static register 7 is polled. The latter causes the matrix rows of the second memory block 12 to be interrogated by the code combination on the second group of outputs of the static register 7, etc. Due to this, a complete code appears at the outputs of memory block 8, the combinations of which are randomly arranged. Block 8 of memory through the element OR 14 opens the element AND 4, which ensures the recording of a new combination from the first group of outputs of the static register 7 to the static register 10, acting on the block 11 of the record. 1 il.
Description
Изобретение относитс к накоплению информации, а именно к устройствам дл цифровой магнитной записи.The invention relates to the accumulation of information, namely, devices for digital magnetic recording.
Целью изобретени вл етс повы- шение плотности цифровой магнитной записи.The aim of the invention is to increase the density of a digital magnetic recording.
На чертеже показано устройство дл цифровой мапдатной записи.The drawing shows a device for digital map recording.
Устройство содержит задающий гене- ратор 1, подключенный выходом к первому входу первого элемента И 2, входу элемента 3 задержки и первому входу второго элемента И 4, соединенного выходом с первым входом триггера 5, первый блок 6 пам ти, подключенный выходами к первой группе информацион- тлк входов первого статического регистра 7, второй блок 8 пам ти, блок 9 сравнени , второй статический регистр The device contains a master generator 1 connected by an output to the first input of the first element AND 2, an input of the delay element 3 and the first input of the second element 4 connected to the first input of the trigger 5, the first memory block 6 connected by the outputs to the first group - only the inputs of the first static register 7, the second memory block 8, the comparison block 9, the second static register
10и блок 11 записи, выполненный в виде аппарата магнитной записи. При этом второй блок 8 пам ти подсоединен первой группой адресных входов к последней группе выходов первого стати- ческого регистра 7 и подключен выходами к первой группе информационных входов блока 9 сравнени .10 and a recording unit 11 made in the form of a magnetic recording apparatus. At the same time, the second memory block 8 is connected by the first group of address inputs to the last group of outputs of the first static register 7 and connected to the first group of information inputs of the comparison block 9 by the outputs.
Устройство содержит также дополни- тельные блоки 12 пам ти, подключенные выходами к остальным группам информационных входов первого статического регистра 7, дополнительный триггер 13 подсоединенный счетным входом к выхо- ду элемента 3 задержки и соединенный выходом с адресным входом первого блока 6 пам ти, и элемент ИЛИ 14. Элемент ИЛИ 14 подрслючен выходом к второму входу второго элемента И 4 и соединен входами с выходами первого блока 6 пам ти, подключенными к его группе адресных входов. Дополнительные блоки 12 пам ти соединены первыми группами адресных входов с осталь- ными группами выходов первого статического регистра 7, перва из которых подключена к информационным входам второго статического регистра 10, соединенного выходами с входами блока The device also contains additional memory blocks 12 connected by outputs to the remaining groups of information inputs of the first static register 7, additional trigger 13 connected by a counting input to the output of delay element 3 and connected by an output to the address input of the first memory block 6, and OR 14. Element OR 14 is connected by an output to the second input of the second element AND 4 and is connected by inputs to the outputs of the first memory block 6 connected to its group of address inputs. Additional memory blocks 12 are connected by the first groups of address inputs to the remaining groups of outputs of the first static register 7, the first of which is connected to the information inputs of the second static register 10 connected by outputs to the inputs of the block
11записи и подсоединенного синхронизирующим входом к выходу второго элемента И 4, Выходы первого блока 6 пам ти подключены к второй группе адресных входов первого из дополнитель- ных блоков 12 пам ти, каждый из которых соединен выходами с второй группой адресных входов последующего дополнительного блока 12 пам ти, последний из которых подключен выходами к второй группе адресных входов второго блока 8 пам ти. При этом выход триггера 5 подключен к второму входу первого элемента И 2, соединенного выходом с управл ющим входом блока 9 сравнени , который подсоединен второй группой информационных входов к входным шинам 15 цифровой информации и под1слючен выходом к синхронизирующему входу первого статического регистра 7 и второму входу триггера 5,11 records and connected by a synchronization input to the output of the second element 4, Outputs of the first memory block 6 are connected to the second group of address inputs of the first of the additional memory blocks 12, each of which is connected to the outputs of the second group of address inputs of the subsequent additional memory block 12 The last of which is connected by outputs to the second group of address inputs of the second memory block 8. At the same time, the output of the trigger 5 is connected to the second input of the first element I 2 connected by the output to the control input of the comparison unit 9, which is connected by the second group of information inputs to the input buses 15 of the digital information and connected to the clock input of the first static register 7 and the second trigger input five,
Устройство дл цифровой магнитной записи работает следуюс(им образом,The digital magnetic recorder works as follows (after the
Тактовые импульсы с задающего ге- нератора 1 поступают непрерывно через элемент 3 задержки на счетный вход дополнительного триггера 13, воздей- cTByifflnero на первый блок 6 пам ти, В первом блоке 6 пам ти размещена двухстрочна матрица кодовых комбинаций , отвечающа по структуре построени правилу счета, согласно которому в каждом из столбцов матрицы должна находить место кодова комбинаци , равна по своему значению соответствующему адресу столбца. При этом на остальнь е вакантные места столбцов матрицы размещаютс кодовые комбинации , большие на единицу, чем адреса соответствующих столбцов. Благодар этому дополнительный триггер 13 и первый блок 6 пам ти работают как двоичный счетчик. В дополнительных блоках 12 пам ти и втором блоке 8 пам ти должны быть размещены разные по содержанию матрицы кодовых комбинаций , отвечающие по структуре построени правилу латинского квадрата, согласно которому регламентируетс об зательность соответстви всех кодовых комбинаций каждой строки и столбца матрицы полному коду, имеющему все возможные кодовые комбинации Адреса строки и столбца чейки пам ти в матрице, из которой считываетс кодова комбинаци , задаютс соответственно на первых и вторых группах адресных входов дополнительных блоков 12 пам ти и второго блока 8 пам ти.Clock pulses from master oscillator 1 are fed continuously through delay element 3 to the counting input of an additional trigger 13, affecting the first memory block 6 in the first memory block 6, in the first memory block 6, a two-row matrix of code combinations is located that corresponds to the calculation rule, According to which the code combination must find a place in each of the columns of the matrix, its value is equal to the corresponding column address. At the same time, the rest of the vacant positions of the matrix columns contain code combinations that are larger by one than the addresses of the corresponding columns. Due to this, the additional trigger 13 and the first memory block 6 work as a binary counter. In the additional memory blocks 12 and the second memory block 8, different combinations of matrices of matrices should be placed, corresponding to the structure of the Latin square rule, according to which the compliance of all code combinations of each row and column of the matrix to the full code is regulated. code combinations The addresses of the row and column of the memory cell in the matrix from which the code combination is read are set, respectively, on the first and second groups of address inputs memory blocks 12 and the second memory block 8.
При поступлении тактовых импульсов на дополнительный триггер 13 происходит последовательный опрос строки матрицы первого дополнительного блока 12 пам ти, задаваемой кодовой комбинацией на первой группе выходов первого статического регистра 7, Последнее вызывает опрос по столбцам строки матUpon receipt of the clock pulses on the additional trigger 13, the matrix of the first additional memory block 12 is sequentially polled, which is set by the code combination on the first group of outputs of the first static register 7.
рицы второго дополнительного блока 12 пам ти, задаваемой кодовой комбинацией на второй группе выходов первого статического регистра 7,. и т.д. Благодар этому на выходах второго блокаThe second additional memory block 12 is specified by a code combination on the second group of outputs of the first static register 7 ,. etc. Thanks to this at the outputs of the second block
8пам ти по вл етс полный код, комбинации которого расположены в произвольном и случайном пор дке. При определенном значении кодовой комбинации на выходах второго блока 8 пам ти элемент ИЛИ 14 формирует уровень логической единицы, обеспечивающий открывание второго элемента И 4, При этом очередной тактовый импульс с за- дающего генератора I проходит через второй элемент И 4, обеспечива запись новой комбинации с первой группы выходов первого статического регистра 7 во второй статический регистр 10 и устанавлива триггер 5 в состо ние, разрешающее прохождение тактовых импульсов через первый элемент И 2 на управл ющий вход блока8, a full code appears, the combinations of which are arranged in random and random order. At a certain value of the code combination at the outputs of the second memory block 8, the OR 14 element forms a logical unit level ensuring the opening of the second element AND 4. At the same time, the next clock pulse from the master oscillator I passes through the second element 4, ensuring the recording of a new combination with the first group of outputs of the first static register 7 to the second static register 10 and set the trigger 5 to the state allowing clock pulses through the first element 2 to the control input of the block
9сравнени . Если после поступлени нескольких тактовых импульсов на первой и второй группах информационных входов блока 9 сравнени окажутс равные по значению кодовые комбинации , то на его выходе формируетс импульс, равный по длительности тактовому импульсу. Этот импульс возвращает триггер 5 в исходное состо ние, запрещающее пpoxoждe шe через первый элемент И 2 тактовых импульсов на блок 9 сравнени , и обновл ет содержимое первого статического регистра 7. При этом кодовые комбинации с выходов дополнительных блоков 12 пам ти и второго блока 8 пам ти переписываютс в первый статический регистр 7, стира 9 comparison. If, after the arrival of several clock pulses, the first and second groups of information inputs of the comparison block 9 turn out to have equal code combinations, then a pulse equal in duration to the clock pulse is formed at its output. This pulse returns the trigger 5 to the initial state, prohibiting the passage through the first element AND 2 clock pulses to the comparison block 9, and updates the contents of the first static register 7. At the same time, the code combinations from the outputs of the additional memory blocks 12 and the second memory block 8 These are rewritten into the first static register 7, erased
в нем прежнюю информацию.it contains the same information.
При поступлении тактовых импульсов с задающего генератора 1 дополнительный триггер 13 и первый блок 6 пам ти производ т их подсчет, который заканчиваетс при по влении нулевой комбинации на выходах второго блока 8 пам ти. При этом происходит формирование сигнала перезаписи информации из первого статического регистра 7 во второй статический регист 10, который воздействует на блок 11 записи, обеспечивающий запись на носителе магнитной записи.Upon receipt of the clock pulses from the master oscillator 1, an additional trigger 13 and the first memory block 6 calculate them, which ends when a zero combination appears at the outputs of the second memory block 8. When this occurs, the formation of the signal overwriting information from the first static register 7 to the second static register 10, which affects the block 11 of the recording, providing a record on the magnetic recording media.
Использование изобретени за счет перекодировани записываемой информации позвол ет в значительной степеThe use of the invention by transcoding the recorded information allows a considerable degree
00
00
5five
5 five
д d
5five
ни повысить плотность цифровой магнитной записи.nor increase the density of digital magnetic recording.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884389998A SU1527660A1 (en) | 1988-03-10 | 1988-03-10 | Device for digital magnetic recording |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884389998A SU1527660A1 (en) | 1988-03-10 | 1988-03-10 | Device for digital magnetic recording |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1527660A1 true SU1527660A1 (en) | 1989-12-07 |
Family
ID=21360306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884389998A SU1527660A1 (en) | 1988-03-10 | 1988-03-10 | Device for digital magnetic recording |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1527660A1 (en) |
-
1988
- 1988-03-10 SU SU884389998A patent/SU1527660A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1270788, кл. G II В 5/09, 26.03.85. Авторское свидетельство СССР № 1328842, кл. G ИВ 5/09, 25.11.85.. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4112513A (en) | Method for refreshing storage contents of MOS memories | |
ATE216529T1 (en) | A SYNCHRONOUS NAND-DRAM MEMORY ARCHITECTURE | |
GB850322A (en) | Improvements in buffer devices for data processing systems | |
US5036494A (en) | Memory accessing | |
US5274596A (en) | Dynamic semiconductor memory device having simultaneous operation of adjacent blocks | |
GB1051700A (en) | ||
SU1527660A1 (en) | Device for digital magnetic recording | |
JP3302726B2 (en) | Semiconductor storage device | |
US6249840B1 (en) | Multi-bank ESDRAM with cross-coupled SRAM cache registers | |
SU1168969A1 (en) | Analyser of durations of random process spikes | |
RU1803919C (en) | Device for processing messages | |
SU1273936A2 (en) | Multichannel information input device | |
SU1509992A1 (en) | Device for digital magnetic recording | |
SU1023396A1 (en) | Storage for associative memory | |
SU1374242A1 (en) | Device for investigating petri networks | |
SU955067A1 (en) | Data channel polling device | |
SU1203595A1 (en) | Buffer storage | |
SU1631607A1 (en) | Device for data readout from large capacity associative memories | |
SU1751811A1 (en) | Device for writing information to ram | |
SU982084A1 (en) | Series-access storage | |
SU1195381A1 (en) | Device for magnetic recording of digital information | |
SU1238165A1 (en) | Device for checking blocks of read-only memory | |
SU1080213A1 (en) | Associative storage | |
RU2108659C1 (en) | Adjustable digital delay line | |
SU1681312A1 (en) | Graph parameters analyzer |