SU1522229A1 - Устройство дл анализа параметров графа - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  создани  цифровых и аналоговых вычислительных устройств дл  решени  задач на графах. Целью изобретени   вл етс  сокращение аппаратурных затрат при определении вершин, вход щих в окрестность центра графа. Устройство содержит блок 1 определени  кратчайшего пути, врем импульсный интегрирующий преобразователь 2, блок 3 синхронизации и накапливающий блок 4 логического сложени . Перед началом работы по входу 8 задают порог интегрировани  преобразовател  2 (т.е. задают радиус окрестности). По одному из входов 9 задают центр, дл  которого будут отыскивать вершины его окрестности. После подачи импульсного сигнала уровн  логической единицы на вход 5 пуска блок 3 синхронизации формирует последовательность сигналов уровн  логической единицы, котора  позвол ет проверить принадлежность вершин окрестност м. 28 ил.

Description

S

-J

, JfJOi fO Фu.i 31522229

Изобретение относитс  к вычислительной технике и может быть использовано дл  создани  цифровых и анало- говых вычислительных и моделирующих устройств дл  решени  задач на гра- фах, .

Цель изобретени  - сокращение аппаратурных затрат при определении вершин, вход щих в окрестность цент- JQ ра графа,

На фиг,1 представлена функциональна  схема устройства; на фиг.2 - временна  диаграмма работы блока синхронизации; на фиг.З функцио- 55 нальна  схема базовой модели ориентированного графа (орграфа); на фиг,4 - функциональна  схема универсальной модели орграфа; на фиг,5 - способ имитации состо ни  функциональной 20 модели вершины (МВ) и функциональной модели дуги (ФМД); на фиг.6 - способ задани  начальных вершин орграфа; на фиг.7 - способ регистрации состо ни  ФМВ и ФМД; на фиг.8 - спо- 25 соб задани  конечных вершин орграфа; на фиг,9 - способ регистрации событий , св занных с моделированием вершин и дуг орграфа; на фиг,10 - пример топологии орграфа; на фиг.И д пример структурной оптимизации базовой модели орграфа; на фиг,12 пример структурной оптимизации универсальной модели орграфа на фиг. 13- 5- примеры модульной оптимизации з нивер- сальной модели орграфа; на фиг,16 - функциональна  схема базовой модели неориентированного графа; на фиг„17 его универсальна  модель; на способ имитации состо ни  ФМР; на фиг.19 - способ имитации состо ни  ФМВ; на фиг.20 способ задани  начальных вершин (ребер) неориентированного графа; на фиг.21 - способ регистрации состо ни  вершин (ребер) неориентированного графа; на фиг,22 - способ задани  конечных вершин (пег бер) неориентированного графа; на фиг. - способ регистрации событий, св занных с состо нием ШВ и ФМР; на фиг.24 - пример топологии неориентированного графа; на фиг,25 - пример структурной оптимизации базовой модели неориентированного графа; ка фиг,26 - пример структурной оптимизации универсальной модели неориентированного графа; на фиг.27 - пример модульной оптимизации универсальной модели неориентированного графа;; на

35

40

50

55

Q

5 0 5 д

5

0

0

5

фиг.,28 - пример функциональной схемы блока определени  кратчайшего пути.

Устройство содержит блок 1 определени  кратчайшего пути, врем импульс- ньш интегрирующий преобразователь 2, блок 3 синхронизации и накапливающий блок 4 логического сложени . Кроме того, на фиг,1 обозначены: вход 5 пуска устройства, первьш 6 и второчи 7 выходы блока 3 синхронизации, вход 8 задани  радиуса окрестности радиуса устройства, входы 9 задани  центра графа устройства и выходы 10 признаков принадлежности вершин составу вершин окрестности центра графа устройства .

Устройство работает следуюшда образом .

Перед началом ра;боты по входу 8 задают порог интегрировани  преобразовател  2 (тем самым задают величину радиуса окрестностей графа). По одному из входов 9 задают конечную вершину графа (т.е. определ ют центр, дл  которого будут определ тьс  окрестности ) .

После выдачи на вход 5 пуска устройства импульса уровн  лог. 1 блок 3 синхронизации начинает формирование последовательности сигналов, предусмотренной временной диаграммой его работы (фиг.2), Сигнал на выходе 6 блока 3 устанавливает в О преобразова гель 2 сигнал на первом выходе группы блока 3 задает начальную вершину Графа (т.е. вершину, проверка которой на принадлежность составу вершин окрестности графа изводитс  в первом такте работы). Чб рез врем , доетатсчное дл  установки в О преобразовател  2 блок 3 снимает сигнал с выхода 6. Потенциал уровн  лог. 1 с выхода 7 блока 3 разрешает работу .преобразовател  2. Последний формирует на своем информационном выходе линейно возрастающий сигнал (напрш ер цифровой код или напр жение) который имитирует состо ние начальной вершины графа Через врем , достаточное дк  достижени  порога, сигнал уровн  лог. 1 с выхода признака достижени  порога преобразовател  2 разрешает очередной такт работы блока 3 синхронизации. По- спедний формирует последовательность сигнапов, предусмотренную временной диаграммой его работы. Сигнал с выхода 6 блока 3 устанавливает в О преобразователь 2, сигнал на втором выходе группы блока 3 задает начальную вершину графа (т.е. вершину (вторую), проверка которой на принадлежность со- составу вершин окрестности центра графа производитс  во втором такте работы ). Далее работа устройства повтор етс  до полного перебора всех В вершин графа. Если в каком-либо такте работы устройства моделирование конечной вершины графа будет закончено (конечна  вершина будет достигнута из начальной), на выходе признака

окончани  моделировани  конечной вер- 15 их наличи  в моделируемом орграфе шины модели 1 по вл етс  потенциал уровн  лог. О. По этому сигналу накапливающий блок 4 логического сложени  произведет сложение (по ИЛИ) инзначительно усложн ет моделировани особенно в орграфах с большим коли чеством вершин (в случае отсутстви каких-либо дуг в орграфе приходитс

значительно усложн ет моделирование, особенно в орграфах с большим количеством вершин (в случае отсутстви  каких-либо дуг в орграфе приходитс 

формации, накопленной в предыдущих ЦИК-20 задавать бесконечно большие параметлах работы, с текущими сигналами с выходов группы блока 3 (т.е. присоединение вершины, опрошенной в данном такте работы, к составу вершин, принадлежащих окрестности центра графа).

Рассмотрим конструкцию блока определени  кратчайшего пути.

Часто дп  решени  критических задач (определени  кратчайшего или /, : длиннейшего пути, максимального или минимального потока и.т.п.) в системах , описываемых графами, используют их (т.е. систем) матричные модели. Поскольку модели систем,описьшаемых ориентированными графами (орграфами) и неориентированными графами (графами ), имеют некоторые отличи , они разбираютс  отдельно.

ры, например бесконечно большие времена задержек или бесконечно большие пороги срабатьшани , а при отсутствии взвешенных вершин - бесконечно ма- 25 лые параметры моделировани ).

Указанного недостатка в значительной мере лишена представленна  универсальна  модель орграфа (фиг.4). По сравнению с базовой моделью орграфа в нее введена матрица из ВхВ ключей 17 (в общем случае любых коммутационных элементов, начина  от коммутационных (распа нных) перемычек, устанавливаемых между информационш м входом и выходом ключа непосредственно перед моделированием, и конча  злектронными ключами с многоразр д30

35

Рассмотрим моделирование систем, опи- ными входом и выходом), причем выход

.сываемых орграфами (т.е. моделироваг- ние орграфов).

Представленна  на фиг.3 базова  модель орграфа содержит матрицу из ВхВ функциональных моделей 11 дуг и группу из В функциональных моделей 12 вершин, причем вход 13 задани  параметров моделировани  (К,М)-й дуги модели орграфа (К 1,...,В; М 1,...В, где В - количество вершин в графе) , подключен к одноименному входу К-й модели 11 М-й строки матрицы, выход з значени  функций которой  вл етс  выходом 14 состо ни  (К,М)-й дуги модели орграфа и подключен к входу М-го аргумента К-й модели 12 группы, выход значени  функции которой  вл етс  выходом 15 состо ни  К-й вершины модели орграфа и подключен к выходам аргумента всех моделей 11 К-й строки

40 значени  функции (К,М)-й ФМД П матрицы подключен к инфо1 {ациониому входу (К,М)-го ключа 17 матрицы, информационный выход которого  вл етс  выходом состо ни  (К,М)-й дуги моде45 |пи орграфа и подключен к входу М-го аргумента К-й ФМВ 12 группы, управл ющий вход (вход включени ) (К,М)-го ключа 17 матрицы  вл етс  входом 18 признака наличи  (К,М)-й Дуги моде-

50 ли орграфа. Остальные св зи универсальной модели полностью соответствуют св з м базовой модели орграфа. Подава  на входы 18 потенциалы, уровн  лог. 1 (например, с соответст55 вующих выходов блока задани  матрицы ск-:жности) , можно легко изменить топологию орграфа, не перенастраива  1МД 1 1 , что особенно удобно. Когда исследуютс  части орграфа.

матрицы, вход 16 задани  параметров моделировани  К-й вершины модели орграфа подключен к одноименному входу модели 12.

Поскольку (К,М)-  ФМД 11 матрицы соответствует (К,М)-му элементу матрицы смежности графа, базова  модель орграфа позвол ет моделировать оргра фь1 произвольной топологии, количество вершин в которых не пр евышает В. Однако необходимость каждый раз перед началом работы задавать параметры всех дуг и вершин независимо от

их наличи  в моделируемом орграфе

значительно усложн ет моделирование, особенно в орграфах с большим количеством вершин (в случае отсутстви  каких-либо дуг в орграфе приходитс 

задавать бесконечно большие параметры , например бесконечно большие времена задержек или бесконечно большие пороги срабатьшани , а при отсутствии взвешенных вершин - бесконечно ма- лые параметры моделировани ).

Указанного недостатка в значительной мере лишена представленна  универсальна  модель орграфа (фиг.4). По сравнению с базовой моделью орграфа в нее введена матрица из ВхВ ключей 17 (в общем случае любых коммутационных элементов, начина  от коммутационных (распа нных) перемычек, устанавливаемых между информационш м входом и выходом ключа непосредственно перед моделированием, и конча  злектронными ключами с многоразр д

значени  функции (К,М)-й ФМД П матрицы подключен к инфо1 {ациониому входу (К,М)-го ключа 17 матрицы, информационный выход которого  вл етс  выходом состо ни  (К,М)-й дуги моде|пи орграфа и подключен к входу М-го аргумента К-й ФМВ 12 группы, управл ющий вход (вход включени ) (К,М)-го ключа 17 матрицы  вл етс  входом 18 признака наличи  (К,М)-й Дуги моде-

ли орграфа. Остальные св зи универсальной модели полностью соответствуют св з м базовой модели орграфа. Подава  на входы 18 потенциалы, уровн  лог. 1 (например, с соответствующих выходов блока задани  матрицы ск-:жности) , можно легко изменить топологию орграфа, не перенастраива  1МД 1 1 , что особенно удобно. Когда исследуютс  части орграфа.

Моделирование орграфа рассмотрим на примере решени  задачи определени  величины кратчайшего пути.

Пусть в качестве ФМД 11 используютс  элементы задержки, причем вход элемента задержки  вл етс  в. данном случае входом аргумента ФМД 11, выход - выходом значени  функции, а вход задани  величины задержки - вхо- дом задани  параметров моделировани ; в качестве ФМВ 12 используетс  элемент ИЛИ, Причем его входы  вл ютс  в данном, случае входами аргументов ФМВ 12, а выход - выходом значе- НИН функции ФМВ 12. Пусть требуетс  определить величину кратчайшего пути меАду начальной (Н-й) и конечной (Е-й) вершинами.

Перед началом работы задают топо- логию орграфа и устанавливают величины задержек пропорциональными весам соответствующих дуг графа. На Н-й выход 15 модели орграфа (т.е. применительно к данному случаю на выход Н-го элемента ИЛИ) подают импульсный сигнал или потенциал уровн  лог. 1 (т.е. имитируют исполнение начальной вершины орграфа), который поступает , на входы всех ФМД 11 Н-й строки матрицы,(т.е. на входы всех элементов задержки данной строки). По окончании моделировани  дуг (т.е. по по влению задержанных на величину веса соответ ствуюшлх дуг сигналов уровн  лог. 1 на выходе элементов задержки) сигналы с выходов соответствующих им ФМВ 12 (т.е. фактически с выходов элементов ИЛИ) поступают на входы ФМД 11 следующих строк матрицы и т.д. до тех пор, пока сигнал уровн  лог. 1 не по витс  на выходе Е-й ФМВ 12 (Е-го элемента ИЛИ), что свидетельствует об окончании моделировани  Е-й вершины. Врем , прошедшее от момента имитации исполнени  начальной вершины до момента окончани  моделировани  конечной вершины графа соответствует величине кратчайшего пути между этими вершинами. .

Пусть в качестве ФМД 11 используютс  пороговые элементы, причем вход порогового элемента  вл етс  в данном случае входом аргумента ФМД 11, выход - выходом значени  функции, а вход задани  величины порога - входо задани  параметров моделировани . В качестве ФМВ 12 в этом случае могут быть использованы блоки выбора максимума , причем его информационные входы  вл ютс  входами аргументов ФМВ информационный выход - выходом значени  функции ФМВ 12,Пусть требуетс  определить величину кратчайшего пути между начальной Н-й и конечной Е-й вершинами орграфа.

Перед началом работы задают тополгию графа и устанавливают величин порогов пропорциональными весам соответствующих дуг графа. На Н-й выход 15 модели орграфа подают возрас- таюший по значению сигнал, например цифровой код или напр жение (т.е. имитируют исполнение начальной вершины: орграфа), который (сигнал) поступает на входы всех ШД Н-й строки матрицы (т.е. на входь всех пороговых элементов данной строки). По окончании моделировани  дуг (т.е. по достижении сигнала на входах пороговых элементов величины порога) сигналы с выходов ФМД 11 (численно равные разности между значением сигнала на его входе и значением соответствующего ему порога) поступают на входы соответствующих им ФМВ 12 и выхода - на входы ШД 1 I следующих строк матрицы и т.д. до т ех пор, пока сигнал на выходе Е-й ФМВ 12 не станет больще О, что свидетельствует об окончании моделировани  оргра- фа. Разность значений сигналов на вьгходах И-и «и Е-й ФМВ 12 соответствует величине кратчайшего пути между этими вершинами.

Таким образом, независимо от способа представлени  аргументов и значений функций на выходах и входах ШД 11 и ФМВ 12, а также независимо от осуществл емых ими Функциональных преобразований функциональна  схема модели орграфа и ее работа не измен ютс , что оправдывает терминологию выбранную дл  описани  моделей дуг, моделей вершин и их функциональных входов. Аргументы и значени  функций ШД 11 и ФМВ 12 могут быть представлены любыми аналоговыми величинами (значением напр жени , тока, частоты рь1азы и т.п.) или цифровыми кодами (числовым - в любой системе счислени кодоимпульсным, числоимпульсом, амплитудно-импульсным и т,п.).

Очень часто элементна  база, выбранна  дл  моделировани  дуг и вершин орграфа, не допускает подключени входа 19 имитации исполнени  вершины

(дуги) непосредственно к выходу МВФ 12 .(ФМЦ 11), как показано на фиг.5а. В этом случае используют разв зывающие элементы (элемент ИЛИ 20 на фиг.56), а при наличии в орграфе циклов и петель, когда на выходе разв зывающего элемента может образоватьс  логическа  сумма сигналов имитации исполнени  вершины (дуги) и сигналов ее собственного состо ни , используют ключи 21, 22 или коммутаторы 23. При подаче на вход 24 признака имитации исполнени  вершины (дуги) сигнала уровн  лог. 1 ключи 21 и 22 обеспечивают отключение выхода ФМБ 12 (ФМД П) от входа 19 и подключение входа 19 к входам всех ЩЦ 11 (к одному из входов ФМВ 12) -соответствующей строки матрицы (соответствующего ФМВ 12 группы)(фиг.5в,г) или изменени  направлени  коммутации (фиг.5д).

Объединение вторых информационных направлений всех коммутаторов 23, всех 12 группы (всех ФМД II матрицы ) (фиг.6) позвовт ет ввести пон тие - вход 25 имитации исполнени  начальной вершины. В этом случае входы 24 признаков имитации исполнени  вершин (дуг) орграфа допустимо называть входами задани  начальных вершин (дуг) орграфа.

Регистраци  состо ни  ФМВ 12 (ШД 1 1) иногда также требует отключени  выхода 15 (14) от выхода значени  функции ФМВ 12 (ФМД 11). В этом случае выход 15 (14) подключают к выходу ФМВ 12 (ФМД II) через нормально разомкнутый ключ 26. Подава  на .вход 27 опроса состо ни  вершины (дуги ) сигнал уровн  лог. 1, подключают выход ФМВ 12 (ФМД 11) к выходу 15 состо ни  вершины (дуги) модели орграфа . Объедин   по ИЛИ (на фиг.8 показано монтажное ИЛИ) информационные выходы всех ключей 26, можно ввести пон тие - выход 28 состо ни  конечной вершины (дуги) графа. В этом случае входы 27 опроса состо ни  вершин (дуг) модели орграфа допустимо называть входами задани  конечной вершины (дуги) орграфа.

Решение некоторых задач требует регистрации каких-либо характерчых состо ний ФМВ 12 и ФМД 1I например начало моделировани  вершины (дуги), окончание моделировани , переход через минимум или максимум значени  функции на выходе ШД 11 или ФМВ 12,

10

20

25

}5 30

35

40

45

0

5

и т.п. в этом случае к выходам 15 (14) ФМВ 12 (фиг.9а) подключают блоки 29 сравнени , настроенные на фиксацию .с: определенного состо ни , выхоДы признаков отношени  (равно, не равно, больше, меньше и т о п.) которых  вл ютс  выходами 30 событий модели орграфа . Подключение блока 29 сравнени  к выходу 28 состо ни  конечной вершины (дуги) орграфа позвол ет фиксировать событи , св занные с конечной вершиной орграфа (фиг.96).

Аппаратные средства моделей орграфов можно значительно упростить использу  метод структурной оптимизации .

Метод структурной оптимизации предполагает исключение всех аппаратных средств устройства, которые не используютс  при данном его применении. Например, если автомобиль примен ют как укрытие от непогоды, из его состава могут быть исключены колеса и двигатель . Применительно к моделированию орграфов это означает, что из состава модели могут быть исключены все «ИЩ 1 1 , ФМВ 12 и любые другие элементы, структура совокупности которых отражает топологию орграфа, ко- торые не предусмотрены топологией конкретного орграфа. Например, дл  орграфа , топологи  которого представлена на фиг.10, структурна  оптимизаци  базовой и универсальной модели показана на фиг.II и 12 соответственно . Обычно в этом случае говор т,что модели дуг 1 и 12 вершин соединены в соответствии с топологией орграфа. Пунктиром показаны 11 и «ШВ 12 и ключи 1 7,которые исключены из базовойи универсальной моделей орграфа в результате их структурной оптимизации .

Конструктивно аппаратные средства моделей орграфов, как и любых других устройств, могут быть выполнены в виде модулей, которые соедин ют между собой в соответствии с требовани ми конкретной задачи. В модуль может быть выделена люба  повтор юща с  часть аппаратных средств .. Например, на фиг.1 За показан модуль 31, в состав которого введены ФМВ 12 и все соответствующие ей «ЙМД 11. В этом случае базова  модель орграфа принимает вид, показанный на фиг.136. На фиг.14а показан модуль 32, в состав которого введены все ФМД 11, соответ-

ствующие дугам ,инцидентным К-й вершине графа. В этом случае базова  модель орграфа принимает вид, показанный на фиг.1Аб. На фиг.15а показан модуль 33, в состав которого введены ключ 17 и ФМД 11, соответствующие (К,М)-й дуге графа. В этом случае ., универсальна  модель орграфа принимает вид, показанный на фиг.156.

Среди преимуществ модульной организации аппаратуры можно указать следующие:

возможность сокращени  аппаратурных затрат за счет замены совокупности аппаратуры, выделенной в модуль ее моделью (например, цифровой);

повышение эффективности структурной оптимизации модульно организованного устройства, так как, исключа  из его состава модули в соответствии с Методом структурной оптимизации, фактически подвергают структурной оптимизации все блоки, включенные в состав модул .

Рассмотрим моделирование систем, описываемых неориентированными графами (т.е.моделирование неориентированных графов).

Неориентированные грифы можно исследовать на модел х орграфов, В этом случае каждое ребро неориентированного графа представл етс  как две противоположно направленные дуги и ,- каждой дуге став т в соответствие ФМД 11.

Однако дл  моделировани  неориентированных графов используют модели неориентированных ребер и вершин.

Представленна  на фиг.16 базова  модель неориентированного графа (графа ) содержит матрицу из 1/2 В(В+1) функциональных моделей 34 ребер (ФМР 34) и группу из В функциональных моделей 35 вершин (ФМВ 35), причем вход 36 з.адани  параметров моделировани  (К,М)-го ребра графа (К . ... М,...,В; М 1,.,.,Б) подключен к одноименному входу (К,М)-й ФМР 34 матрицы, первьш вход аргумента (вход значени  функции) которой подключен к К-му входу аргумента (выход значени  функции) М-й ФМВ 35 группы, второй вход .аргумента (выход значени 

10

20

фиг . 16 показаны те ФМР 34, которые исключены из модели графа в силу симметрии его матрицу. смежности.

Необходимость задани  перед началом работы параметров всех ФМР 34 матрицы при изменении топологии графа  вл етс  недостатком базовой моде ли графа. В значительной мере он оп- ;ределен в универсальной модели графа 1функциональна  схема которой предста лена на фиг.7. По сравнению с базовой моделью в универсальную модель графа введена матрица из 1/2 В(В+1)

15 ключей 38, причем второй вход аргуме та (выход значени  функции)(К,М)-и ФМ 34 матрицы подключен к первому Информационному входу/выходу (К,М)-го ключа матрицы, второй информационный вход/выход которого подключен к ()-му входу аргумента (выходу зна чени  функции)К-й ФМВ 35 группы, вход 39 признака наличи  (К,М)-го ребра модели графа подключен к управл юще25 му входу (к входу включени )(К,М)-го ключа 38 матрицы. Остальные конструктивные признаки базовой и универсальной моделей совпадают. Подава  на входы 39 потенциалы уровн  лог, 1, например, с выходов блока задани  матрицы смежности, задают топологию моделиру ем ог о г р афа.

Процесс моделировани  графа ничем не отличаетс  от процесса моделироваки  орграфа. Точно так же имитируют исполнение вершины или ребра графа и регистрируют изменени  параметров дру гих вершин и ребер. Однако поскольку ФМР 36 и ФМВ 35 двунаправлены имитировать исполнение вершины (ребра) приходитс  на каждом из ее входов (выходов). С этой целью к выходам 40 состо ни  (К,М)-й ФМР 34 по М-й и вершинам модели графа подключают вхо ды 41 имитации исполнени  ребра по М-й и К-й вершинам модели графа (фиг,18а). Если элементна  база, выбранна  дл  моделировани  графа,или его топологи  (с циклами и петл миЗЕ не допускает подключени  входов/выходов ШР 34 к соответствующим входам 41, используют ключи 42-45 или коммутаторы 46 и 47. При подаче сигнала уровн  лог. 1 на вход 48 приз30

35

40

45

50

функции) (К,М) -и тР 34 матрицы под- 55 имитации исполнени  (К,М)-реб- ключен к (М-1)-му входу К-й ФМВ 35, Р- модели графа ключи 42 и 43 отклю- вход задани  параметров моделировани  которой  вл етс  одноименным входом 37 модели графа. Пунктиром на

входы/выходы ФМР 34 от входов 41 ключи 44 и 45 подключают входы 41 к соответствукщим входам 40 (фиг.186,в

0

фиг . 16 показаны те ФМР 34, которые исключены из модели графа в силу симметрии его матрицу. смежности.

Необходимость задани  перед началом работы параметров всех ФМР 34 матрицы при изменении топологии графа  вл етс  недостатком базовой модели графа. В значительной мере он оп- ;ределен в универсальной модели графа, 1функциональна  схема которой представлена на фиг.7. По сравнению с базовой моделью в универсальную модель графа введена матрица из 1/2 В(В+1)

5 ключей 38, причем второй вход аргумента (выход значени  функции)(К,М)-и ФМ 34 матрицы подключен к первому Информационному входу/выходу (К,М)-го ключа матрицы, второй информационный вход/выход которого подключен к ()-му входу аргумента (выходу значени  функции)К-й ФМВ 35 группы, вход 39 признака наличи  (К,М)-го ребра модели графа подключен к управл юще5 му входу (к входу включени )(К,М)-го ключа 38 матрицы. Остальные конструктивные признаки базовой и универсальной моделей совпадают. Подава  на входы 39 потенциалы уровн  лог, 1, например, с выходов блока задани  матрицы смежности, задают топологию моделиру ем ог о г р афа.

Процесс моделировани  графа ничем не отличаетс  от процесса моделирова ки  орграфа. Точно так же имитируют , исполнение вершины или ребра графа и регистрируют изменени  параметров других вершин и ребер. Однако поскольку ФМР 36 и ФМВ 35 двунаправлены имитировать исполнение вершины (ребра) приходитс  на каждом из ее входов (выходов). С этой целью к выходам 40 состо ни  (К,М)-й ФМР 34 по М-й и вершинам модели графа подключают входы 41 имитации исполнени  ребра по М-й и К-й вершинам модели графа (фиг,18а). Если элементна  база, выбранна  дл  моделировани  графа,или его топологи  (с циклами и петл миЗЕ не допускает подключени  входов/выходов ШР 34 к соответствующим входам 41, используют ключи 42-45 или коммутаторы 46 и 47. При подаче сигнала уровн  лог. 1 на вход 48 приз0

5

0

5

0

имитации исполнени  (К,М)-реб- Р- модели графа ключи 42 и 43 отклю-

входы/выходы ФМР 34 от входов 41 , ключи 44 и 45 подключают входы 41 к соответствукщим входам 40 (фиг.186,в)

а коммутаторы 46 и 47 измен ют на- - правление коммутации (фиг.18г). Варианты схем дл  имитации исполнени  взвешенных вершин показаны на фиг.19а-г. Точно так же при подаче сцгиала на вход 48 признака имитации исполнени  вершины модели графа ключи 49 группы отключают входы/выходы ФМВ 35, ключи 50 группы подключают входы 51 имитации исполнени  К-й вершины по М-му ребру модели графа к соответствующим выходам 40, а коммутаторы 52 группы измен ют направление , отключа  входы/выходы ФМВ 35 от выходов 40 и подключа  к выходам 40 соответствующие входы 51. Во всех случа х нулевой индекс в обозначении входов относитс  к обозначению петли , принадпежащей вершине, обозначен- JQ на выходе признака отношени  (Больной вторым индексом того же цифрового обозначени  входа.

Объединение вторых информационньрс направлений коммутаторов 46 и вторых информационных направлений коммутаторов 47 (т.е.объединение всех однотипных входов 41 имитации исполнени  ребер) (фиг.20) позвол ет ввести пон тие входов 53 имитации исполнени  начального ребра модели графа по К-й и М-й вершинам графа, В этом случае входы 48 признаков имитации исполнени  ребер допустимо назьшать входами задани  начальных ребер (фиг.20).

Такие же пон ти  могут быть введены и дл  имитации исполнани  начальных вершин графа.

Регистраци  состо ни  «ШР 34 по каждой из инцидентных верншк и состо ни  ШВ 35 по каждому инцидентному ребру ийогда также требует отключени  выходов 40 от каждого из входов/выходов ШР 34 и ФМВ 35. С этой целью используют ключи 54 и 55. Подава  на вход 56 опроса состо ни  (К,М)-й ФМР 34 или вход 57 опроса состо ни  К-й ФМВ 35 модели графа потенциал уровн  лог. I, подключают входы/ звыходы ФМР : 34 и ШВ 35 к соответствующим выходам 40. Объедин   по ИЛИ (на фиг.22 показано монтажное ИЛИ) информационные выходы ключей 55 с одноименными индексами, можно ввес.ти пон тие выхода 40 состо ни  конечной вершины графа по К-му ребру моделк графа. В этом случае входы 57 опроса состо ни  вершин модели графа допусткше .

25

Меньше, Равио и т.п.) блока 58 и/или 59 сравнени , который  вл етс  выходом 62 и/илн 63 осуществ- лени  событи  модели графа (фиг.23а,б

Аппаратшле средства моделей графов можно значительно упростить, использу  метод структурной оптимизации, Например, дл  графа, топологи  которого представлена на фиг.24 (цифрами

30 обозначены номера вершин, взвешенные вершины изображены в вк;; а жкрной точки ) , структурна  оптимизаци  базовой и универсальной моделей графа показана на фиг.25 и 26 соответ ственнсу Обычно в .этом случае говор т, что ФМР 34 и ФМВ 35 соединены в ссютветст- ВИИ с топологией графа. Пунктиром на фиг.25 и 26 показаны 34 и {B35s которые исключены из базовой и уни4Q версальной моделей графа в результате их структурной оптимизации.

Конструктивно аппаратные средства моделей графов могут быть выполнены в виде модулей. В модуль может быть введена люба  повтор юща с  часть аппаратных средств. На фиг.27а показан модуль 64, в состав которого введены Ф№ 34 и ключ 38. В эгом случае универсапьна  модель графа принимает вид, показанкый на фиг.276.

Таким образом, методы и средства моделировани , оптимизации и построени  моделей графов практически ничем не отличаютс  от аналогичных методов и средств моделей орграфов, если не с... ,ать использование элементов,двунаправленных по своим входам/выходам и исключение.всех подциагональных элементов из структуры соответствую45

50

55

5

МО называть входами задани  конечной вершкны грзфа.

Таким же образом можно задавать конечные ребра графа

Решение некоторых задач требует регистрации некоторых характерных состо ний ФМР 34 и ФМВ 35, например - начало моделировани  вершины (ребра), окончани  моделировани  и т.п. В этом случае ко всем или некоторьм выходам 40 состо ни  ФМР 34 и/или ФМВ 35 подключают блоки 58 и/или 59 сравнени . По входам 60 и/или 61 задают значени  параметров по Каждому выходу 40, совокупность которых (параметров ) служит признаком осуществлени  событи , о по влении которой говорит по вление сигнала уровн  лог. 1

JQ на выходе признака отношени  (Больше .

25

Меньше, Равио и т.п.) блока 58 и/или 59 сравнени , который  вл етс  выходом 62 и/илн 63 осуществ- лени  событи  модели графа (фиг.23а,б).

Аппаратшле средства моделей графов можно значительно упростить, использу  метод структурной оптимизации, Например, дл  графа, топологи  которого представлена на фиг.24 (цифрами

0 обозначены номера вершин, взвешенные вершины изображены в вк;; а жкрной точки ) , структурна  оптимизаци  базовой и универсальной моделей графа показана на фиг.25 и 26 соответ ственнсу Обычно в .этом случае говор т, что ФМР 34 и ФМВ 35 соединены в ссютветст- ВИИ с топологией графа. Пунктиром на фиг.25 и 26 показаны 34 и {B35s которые исключены из базовой и униQ версальной моделей графа в результате их структурной оптимизации.

Конструктивно аппаратные средства моделей графов могут быть выполнены в виде модулей. В модуль может быть введена люба  повтор юща с  часть аппаратных средств. На фиг.27а показан модуль 64, в состав которого введены Ф№ 34 и ключ 38. В эгом случае универсапьна  модель графа принимает вид, показанкый на фиг.276.

Таким образом, методы и средства моделировани , оптимизации и построени  моделей графов практически ничем не отличаютс  от аналогичных методов и средств моделей орграфов, если не с... ,ать использование элементов,двунаправленных по своим входам/выходам и исключение.всех подциагональных элементов из структуры соответствую5

0

5

щих неориентированным графам аппаратных средств.

В соответствии с изложенным блок 1 определени  кратчайших путей дл  неориентированного графа без взвешенных ребер может быть выполнен по схеме , показанной на фиг.28.

В том случае, если ФМР 34 выполнены в виде двунаправленных пороговых элементов и перед началом работы по входам 36 задан порог срабатьгоани  каждой ФМР 34, то при подаче возрастающего сигнала на вход 65 имитации исполнени  начальной вершины указанный сигнал через один из ключей 67, открытый подачей на его управл ющий вход сигнала уровн  лог. 1 с одноименного входа 66 задани  начальной вершины графа, поступает на ФМР 34, соответствующие ребрам, инцидентным начальной вершине. Когда значение сигнала на входе 65 превысит величину кратчайшего пути из начальной в конечную вершину графа, ФМР 34 (т.е. фактически, пороговые элементы ) срабатьгоают и на резисторе 68 образуетс  падение напр жени , которое в качестве признака окончани  моделировани  конечной вершины графа поступает на выход 69 блока 1. формула изобретени

Устройство дл  анализа параметров графа, содержащее блок определени  кратчайшего пути и врем импульсный интегрирующий преобразователь, информационный выход которого подключен к входу имитации состо ни  начальной

вершины блока определени  кратчайшего пути, входы задани  конечной вершины графа которого  вл ютс  входами задани  центра графа устройства, отличающеес  тем, что, с целью сокращени  аппаратурных затрат при определении вершин, вход щих в окрестность центра графа, в него введены блок синхронизации и накапливающий блок логического сложени , причем вход задани  радиуса окрестности графа устройства подключен к входу задани - порога интегрировани  врем 5 импульсного интегрирующего преобразо вател , выход признака достижени  порога которого подключен к входу пуска устройства и к тактовому входу блока синхронизации, первый и второй вьпсоды которого подключены к входу установки в О и к входу разрешени  работы врем импульсного интегрирующего преобразовател  соответственно, К-й выход группы блока синхронизации (,..,,Bj где В - количество вершин в графе) подключен к К-му разр ду информационного входа накапливающего блока логического сложени  и к К-му входу задани  начальной вершины блока определени  кратчайшего пути, выход признака окончани  моделировани  конечной вершины графа которого подалючен к тактовому входу накапливающего блока логического сложени ,

С К-й разр д информационного выхода которого  вл етс  выходом признака принадлежности К--й вершины составу верпшн окрестности центра графа устройства .

0

5

0

% /4

/f

Ж

19

а

фигЛ

Фг )-0f4

X

м

/f

i5

r

a

Ф1/&7

%A

«v

ф//в .

/4 «

M

«« % %

;f 1-

/f

fr-

Фиг. 6

Z

%

Фив.

Фив. 11

Фив. 0

I1

I I I1

5,J

/5.

8

/5

K

16.

15,

Фuг.fЗ

j I3n

I-I I I

L--I

Фиг. 12

6

«xf «

Фае. 15

М

I М

It

gruf. f

4а

щ

40и

5

Фиг18 5 4

И It 11

54г

J

t 0

%

Д

Фив./9

Фиг.20

%м

(Р

Af

5

1Л,

./i

5.

К.О

МО

g б

8В

3ft

В

IB

40g

1522229

4

(I

5-/

Фи&22

40,

5ft

w

AW

KM

rs

L-J

П

rp

ДДгг

4,

57.„«И

/(«

Т

63,

f

Jff

LJ

П

3S2J

г

т i1

3BtfH

(pus. 5

JK

Н%«

3

KI4

Щ2

(щ %fe|% %t

.З Л-4Л --.

J Л

4j

39,

KM

%/f

a

м

Jfg -

т

№

фиг 26

%t

АЛ

J Л

4j

и

f

Щ

%f- - % %

t

57ee f

%

л:.

У

3

34.

2В

I

I I

34.

ВВ

57 572 Физ.28

Claims (1)

1. формула изобретения

   Устройство для анализа параметров графа, содержащее блок определения кратчайшего пути и времяимпульсный интегрирующий преобразователь, информационный выход которого подключен к входу имитации состояния начальной вершины блока определения кратчайшего пути, входы задания конечной верши ны графа которого являются входами задания центра графа устройства, отличающееся тем, что, с целью сокращения аппаратурных затрат при определении вершин, входящих в окрестность центра графа, в него вве10 дены блок синхронизации и накапливающий блок логического сложения, причем вход задания радиуса окрестности графа устройства подключен к входу задания- порога интегрирования время15 импульсного интегрирующего преобразователя, выход признака достижения порога которого подключен к входу пуска устройства и к тактовому входу блока синхронизации, первый и второй 20 выходы которого подключены к входу установки в О” и к входу разрешения работы времяимпульсного интегрирующего преобразователя соответственно, К-й выход группы блока синхронизации 25 (К-1 ,...,В; где В - количество вершин в графе) подключен к К-му разряду информационного входа накапливающего блока логического сложения и к К-му входу задания начальной вершины 30 блока определения кратчайшего пути, выход признака окончания моделирования конечной вершины графа которого подключен к тактовому входу накапливающего блока логического сложения, К-й разряд информационного выхода которого является выходом признака принадлежности К--й вершины составу вершин окрестности центра графа устройства.

   Фи&З

   Η

   Фи г. 5 ιΜ /г

   V

   Фиг. 7

   Фиг.9

   Фиг. 10

   Фиг. //

   Фиг. 12

   Фи&.13

   Фиг 14

   Фиг. 15

   Фи г, 16 ' фи?. 77

   Фиг. 20 ίθ_α Фиг 21 &

   ^κ:

   • ¹ --- ^8В 7/7 =8±^ * . F& β 5$ввч ^5п1 ,·· [Ч. 1 ^г <в° ( Г < t · · · |

   ,Λ · · · V

   40д '

   Фив.2.2.

   фи г 25 фиг. Ζδ δ

   Фиг )522229