SU1748245A1 - Мультиплексор - Google Patents
Мультиплексор Download PDFInfo
- Publication number
- SU1748245A1 SU1748245A1 SU904795424A SU4795424A SU1748245A1 SU 1748245 A1 SU1748245 A1 SU 1748245A1 SU 904795424 A SU904795424 A SU 904795424A SU 4795424 A SU4795424 A SU 4795424A SU 1748245 A1 SU1748245 A1 SU 1748245A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- control unit
- outputs
- output
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Использование при создании автоматических линий, в станках с ЧПУ, а также дл получени импульсов различной длительности в приборостроении и в лазерной технике . Сущность изобретени : мультиплексор содержит дешифратор, имеющий адресные входы S вход разрешени Е, схемы СОВПАДЕНИЯ с информационными входами J и комплементарными выходами Y и Y, а также блок управлени , имеющий два управл ющих входа и N рабочих входов и выходов, каждый рабочий вход блока управлени подключен к соответствующему выходу дешифратора , а каждый рабочий выход подключен к соответствующему входу-схемы СОВПАДЕНИЯ, блок управлени состоит из N каскадов, каждый из которых включает последовательно соединенные первый элемент ИЛИ, элемент И и второй элемент ИЛИ. причем первые входы первого и второго элементов ИЛИ каждого каскада соединены между собой и образуют N рабочих входов блока управлени , второй вход первого элемента ИЛИ каждого каскада соединен с выходом первого элемента ИЛИ последующего каскада, второй вход первого элемента ИЛИ каскада образует один из управл ющих входов блока управлени , вторые входы вторых элементов И всех каскадов соединены между собой, выходы вторых элементов ИЛИ образуют рабочие выходы блока управлени . 1 ил. VI 00 ю 4 СП
Description
Изобретение относитс к импульсной технике и может быть использовано при создании автоматических линий, в системах с ЧПУ, а также дл получени импульсов различной длительности в приборостроении и в лазерной технике.
Известен мультиплексор, состо щий из дешифратора, имеющего адресные входы S и вход разрешени Е, и схемы совпадени с
информационными входами J и комплементарными выходами У и Y и представл ющий собой управл емый многопозиционный ключ.
Однако его функциональные возможности ограничены выбором и подключением на выход только одного входного канала.
Наиболее близким к предлагаемому вл етс мультиплексор, состо щий из дешифратора , имеющего адресные входы S и вход разрешени Е, и схемы совпадени , имеющей информационные входы J и комплементарные выходы Y и Y,
Основным его недостатком вл етс невозможность группового отключени и подключени информационных входов, что снижает функциональные возможности устройства ,
Цель изобретени - расширение функциональных возможностей за счет обеспечени как единичного, так и группового подключени и отключени информационных входов.
Поставленна цель достигаетс тем, что в него дополнительно введен блок управлени , имеющий два управл ющих входа и N рабочих входов и выходов, каждый рабочий вход блока управлени подключен к соответствующему выходу дешифратора, а каждый рабочий выход подключен к соответствующему входу схемы Совпадени , блок управлени состоит из N каскадов , каждый из которых включает последовательно соединенные первый элемент ИЛИ, элемент И и второй элемент ИЛИ, причем первые входы первого и второго элементов ИЛИ каждого каскада соединены между собой и образуют N рабочих входов блока управлени , второй вход первого элемента ИЛИ каждого каскада соединен с выходом первЪго элемента ИЛИ последующего каскада, второй вход первого элемента ИЛИ каскада N образует один из управл ющих входов блока управлени , вторые входы элементов И всех каскадов соединены между собой, а выходы вторых элементов ИЛИ образуют рабочие выходы блока управлени .
На чертеже представлена принципиальна схема устройства.
Мультиплексор содержит дешифратор 1. блок 2 совпадени , блок управлени 3.
При этом выход блока 1 соединен с входом блока 3, а выход блока 3 соединен с входом блока 2. Информационные входы мультиплексора обозначены J, адресные входы - S, вход разрешени - Ё, управл ющие входы - А и В, комплементарные выходы У и .
Дешифратор 1 имеетX адресных входов Si - Sx, вход разрешени Е и N выходов Ct - CN. При этом количество адресных входов X св зано с количеством выходов N по формуле Х iogaN.
Блок управлени 3 содержит N каскадов , каждый из которых состоит из последовательно соединенных первого элемента 2 ИЛИ (ДИ) (первый элемент первого каскада ), элемента 2 И (Д2) и второго элемента 2
ИЛИ (ДЗ), при этом первые входы первого (Д1) и второго элементов 2 ИЛИ (ДЗ) соединены вместе и образуют входы СИ-См блока 3. Выходы первых элементов 2 ИЛИ (Д1)
соединены с первыми входами элементов 2 И (Д2), а вторые входы элементов 2 И соединены вместе и образуют управл ющий вход В мультиплексора. Выходы элементов 2 И (Д2) подключены ко вторым входам вторых элементов 2 ИЛИ (ДЗ). Выходы вторых элементов 2 ИЛИ образуют выходы (Zi-Zw) блока 3. Второй вход первого элемента 2 ИЛИ каждого каскада (например, Д1.1) соединен с выходом первого элемента 2 ИЛИ последующего каскада (например, Д1.2).
Второй вход первого элемента 2 ИЛ И (Д1 .N) N-го каскада образует управл ющий вход А мультиплексора.
Блок 2 состоит из N элементов И-НЕ (Д4,1-Д4.1Ч), N-входового элемента ИЛИ-НЕ (элемента Пирса) Д5 и инвертора Дб, при
этом выходы конъюнкторов(Д4.1-Д4.М) подключены к соответствующим входам элемента Пирса Д5, выход которого подключен к входу инвертора Д6. Выход инвертора образует выход Y мультиплексора,а выход
элемента Пирса образует выход Y мультиплексора . Первые входы конъюнкторов образуют информационных входов мультиплексора (JI-JN). Вторые входы конъюнкторов образуют входы (Zt-Zrg) блока 2 и
подключены к соответствующим выходам блока 3.
Блок совпадени служит дл сравнени входных сигналов. Если на обоих входах конъюнктора уровень сигналов равен Г, то
на выходе Y блока 2 уровень сигнала соответствует Г, а на выходе Y - О. Во всех остальных случа х уровень сигнала на выходе Y соответствует О, а на выходе Y - Г. Блок управлени 3 работает следующим
образом.
Если на его управл ющем входе В уровень сигнала соответствует О (при этом на управл ющем входе А может быть любое логическое состо ние), то логические состо ни выходных каналов (ZI-ZN) блока управлени соответствуют логическим состо ни м входных каналов (Ci-См). Например , если на входе CN уровень сигнала соответствует 1, а на всех остальных входэх - О, то на выходе ZN уровень сигнала тоже соответствует 1, а на всех остальных выходах - 0й.
Если на управл ющих входах В и А уровни сигналов соответственно равны В 1 и
А 0, то логические состо ни выходных каналов не соответствуют логическим состо ни м входных каналов. Например, если
на входе CN сигнал соответствует уровню
1, а на всех остальных входах - О, то на выходах от Zi до ZN включительно уровень сигнала соответствует Г, а на всех остальных выходах - О. Это объ сн етс следующим образом. Так как первые элементы 2 ИЛ И (Д 1.1 -Д1.М) блока управлени соединены последовательно, то на выходах элементов Д1.1 - Д1.М уровни сигналов соответствуют 1. Эти сигналы поступают к входам элементов Д2.1 - Д2.М блока управлени . Так как на управл ющем входе В уровень сигнала соответствует 1, то на выходах элементов Д2.1-Д2.М сигналы тоже соответствуют 1й. Сигналы с выходов элементов Д2.1-Д2.Ы поступают к вторым входам элементов ДЗ.ЬДЗ.М. На выходах элементов Д3.1-ДЗ.Ы сигналы тоже соответствуют уровню 1 и т.д.
Если на входах А и В уровни сигналов соответствуют 1,т.е. всех выходах (ZI-ZN) блока управлени сигнал соответствует 1. При этом логическое состо- ние на выходах CI-CN соответствует входным состо ни м.
Устройство работает следующим образом .
Если на входах Е О, В ОиА Х(Х- может принимать любое логическое состо ние ), то устройство выполн ет функцию управл емого многопозиционного ключа, т.е. в зависимости от логических состо ний адресных входов (Si-Sx) он позвол ет передать данные, поступающие на один из информационных входов (Ji-Jfg) в выходной провод Y. При этом на выходе Y логическа функци соответствует уравнению Y JiSiS 2...Sx+J2SiS2...Sx+ J3SiS2...Sx+...+
+J(N-l)SlS2...Sx+JNSlS2---Sx(1)
Если на входах , А ОиВ 1,то устройство выполн ет функцию управл емого расширител по ИЛИ, т.е. в зависимости от логических состо ний адресных входов (Si-Sx) он позвол ет передать данные , поступающие на несколькие информационные входы (J1-Jм) в выходной провод Y, При этом на выходе Y логическа функци соответствует уравнению
m (2)
где m 1SiS2...Sx+2SiS2...Sx+
+3SiS2...Sx+...+(N-1)SlS2...Sx- -NSiS2...Sx
Если на входах Ё X, А 1 и В 1, то устройство преобразуетс в N-входовый расширитель по ИЛИ.
Если на входах Ё 1,А ХиВ 0 или Е
1, А 0и В Х, то на выходе Y мультиплексора сигнал соответствует уровню О.
Таким образом, значительно расширены функции мультиплексора и он позвол ет получать на выходе импульсный сигнал различной длительности, со смешанной частотой повторени , а также позвол ет управл ть выбором подключени любого из его входных каналов на выход и отключать и подключать информационные входы как
единично, так и группой.
Claims (1)
- Формула изобретени Мультиплексор, содержащий дешифратор , имеющий адресные входы, вход разре- шени , схему Совпадени синформационными входами и соответствующими выходами, отличающийс тем, что, с целью расширени функциональных возможностей путем обеспечени как единичного , так и группового подключени иотключени информационных входов, в него дополнительно введен блок управлени , имеющий два управл ющих входа и N рабочих входов и выходов, каждый рабочий вход блока управлени подключен к соответствующему выходу дешифратора, а каждый рабочий выход подключенк соответствующему входу схемы Совпадени , блок управлени состоит из N каскадов, каждый из которых включает последовательно соединенные первый элемент ИЛИ, элемент И и второй элемент ИЛИ, причем первые входы первого и второго элементов ИЛИ каждого каскада соединены между собой и образуют N рабочих входов блока управлени , второй вход первого элемента ИЛИ каждого каскада соединен с выходом первого элемента ИЛИ последующего каскада , второй вход первого элемента ИЛИ каскада N образует один из управл ющихвходов блока управлени , вторые входы вторых элементов И всех каскадов соединены между собой, а выходы вторых элементов ИЛИ образуют рабочие выходы блока управлени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904795424A SU1748245A1 (ru) | 1990-02-23 | 1990-02-23 | Мультиплексор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904795424A SU1748245A1 (ru) | 1990-02-23 | 1990-02-23 | Мультиплексор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1748245A1 true SU1748245A1 (ru) | 1992-07-15 |
Family
ID=21498334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904795424A SU1748245A1 (ru) | 1990-02-23 | 1990-02-23 | Мультиплексор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1748245A1 (ru) |
-
1990
- 1990-02-23 SU SU904795424A patent/SU1748245A1/ru active
Non-Patent Citations (1)
Title |
---|
Шило В.Л. Попул рные цифровые микросхемы.-Чел бинск: Металлурги , 1988, с. 144, рис. 1.105. Потемкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиз- дат. 1988, с. 96, рис. 3.8. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2049225A1 (en) | Programmable frequency dividing apparatus | |
GB2236934A (en) | Maximum length shift register sequence generator circuit | |
US5245311A (en) | Logical comparison circuit for an IC tester | |
SU1748245A1 (ru) | Мультиплексор | |
US6430179B1 (en) | Three stage router for broadcast application | |
JPS6130450B2 (ru) | ||
US5003201A (en) | Option/sequence selection circuit with sequence selection first | |
US4387341A (en) | Multi-purpose retimer driver | |
SU1723545A1 (ru) | Устройство управлени источником сейсмических волн | |
SU1162041A1 (ru) | Делитель частоты следовани импульсов с дробным коэффициентом делени | |
US4191927A (en) | Mixing circuit for digital signals | |
SU1762304A1 (ru) | Устройство дл выделени экстремального числа | |
RU1837307C (ru) | Многоканальное устройство дл подключени абонентов к общему ресурсу | |
SU1488825A1 (ru) | Изобретение относится к автоматике и вычислительной технике и может быть использовано | |
SU483680A1 (ru) | Устройство дл моделировани работ систем св зи | |
SU1626434A1 (ru) | Цифровой передатчик | |
SU1518904A1 (ru) | Устройство дл фазировани электронного стартстопного телеграфного приемника | |
SU1132341A1 (ru) | Многофункциональный триггер | |
SU1239874A1 (ru) | Устройство синхронизации по групповому сигналу в многоканальных системах св зи | |
SU1418695A1 (ru) | Ячейка однородной структуры | |
SU954947A1 (ru) | Программный задатчик частоты | |
JPH0533978Y2 (ru) | ||
RU1809527C (ru) | Многоканальный распределитель импульсов | |
SU1746536A2 (ru) | Устройство дл передачи дискретной информации | |
SU1091319A1 (ru) | Многостабильный триггер |