SU1522152A1 - Аналого-цифрова след ща система - Google Patents

Abstract

Изобретение относитс  к автоматическому управлению и может быть использовано в след щих приводах моделирующих стендов. Цель изобретени  - расширение диапазона регулировани  угловых перемещений и повышение надежности системы. Аналого-цифрова  след ща  система содержит задатчик 1, блок 2 выделени  ошибки, цифроаналоговый преобразователь 3, первый инвертирующий повторитель 4, аналоговый коммутатор 5, второй инвертирующий повторитель, источник 7 эталонных напр жений, привод 8, преобразователь 9 угол-код, элемент 10 обратной св зи, первый аналогоцифровой преобразователь 11, сумматор 12, первый 13 и второй 14 компараторы, второй аналого-цифровой преобразователь 15, цифровой коммутатор 16, элемент ИЛИ 17. Цель изобретени  достигаетс  за счет введени  элементов и блоков 4-11, 13-17. 1 з.п.ф-лы, 3 ил.

Description

&1

fisd

D1

S5

Изобретение относитс  к технике автоматического управлени  и может быть использовано в след щих приводах моделируюпшх стендов.

. Цель изобретени  - расширение диапазона регулировани  угловых перемещений и повышение надежности системы

На фиг.1 приведена функциональна  схема системы; на фиг.2 - функционал

на  схема блока выделени  ошибки; на фиг.З - графики, по сн ющие работу системы.

Аналого-цифрова  след ща  система (фиг.1) содержит задатчик 1, блок 2 вьщелеНи  ошибки, цифроаналоговый преобразователь 3, первый инвертирующий повторитель 4,аналоговмй коммутатор 5-, второй инвертирующий повто- .ритель 6, источник 7 эталонных напр жений , привод 8, преобразователь 9 угол-код, элемент 10 обратной св зи, первый аналого-цифровой преобразователь 11, аналоговый сумматор 12, первый 13 и второй 14 компараторы, второй аналого-цифровой преобразователь 15, цифровой коммутатор 16 и элемент ИЛИ 17.

Блок 2 вьщелени  ошибки (фиг.2) образуют цифровой сумматор 18, инверторы 19.1-19.п, элементы 20.1- 20.п ИСКЛЮЧАЮЩЕЕ ИЛИ и дополнитель ный инвертор 21.

Аналого-цифрова  след ща  система работает следзгкнцим образом.

Сигнал, по положению измен ющийс  в пределах одного или нескс льких оборотов привода 8 как в одном, так и в противоположном направлени х, в цифровой форме с выхода задатчика 1 поступает через инверторы 19 на входы В , В,..., БП цифрового сум- .матора 18.

На вторые входы А4, А,..., ,и АП,| сумматора 18 поступает текущее значение кода с выхода преобразовател  9, характеризующее угол поворота выходного вала привода 8 в пределах одного оборота, и через цифровой коммутатор 16 значение кода с выхода аналого-цифрового преобразовател  11 или 15, характеризующее число полных оборотов выходного вала привода 8. На выходе элементов 20 формируетс  текущее значение кода разности между кодом задатчика 1 и кодом /обратной св зи (кодов с выходов преобразовател  9 и цифрового коммутатора 16).

Текущее значение сигнала ошибки, получаемой на выходах элементов 20, подключенных к выходам Si, S 5...

р-и

, Sn сумматора 18, условно разбиваетс  па две составл ющие. Перва  составл юща  (сигнал малой ошибки) с выходов S, ... , ..,, SP (число которых выбираетс  из услови  обеспечени  максимальной скорости перемещени  привода) цифрового сумматора 18 проходит через элементы 20 и цифроаналоговый преобразователь 3, преобразу сь в аналоговую форму, и непосредственно поступает на первый, а через инверти- рукмций повторитель 4 - на второй информационные входы коммутатора 5. Втора  составл юща  (сигнал больЩой ошибки) с выходов Sp+ , Spta,..., S старших разр дов сумматора 18, проход  через элементы 20 и многовходо- вый элемент 22, формирует первый 2 логический уровень (потенциал) управ- лени  коммутатором 5, вторым 2 сигналом управлени  которым  вл етс  выход знакового разр да сумматора 18. В зависимости от комбинации сформированных цифровых сигналов на выходе знакового разр да цифрового сумматора 18 и на выходе элемента 22 на вход управлени  привода 8 подключаетс  пр мой или проинвертиро- ванный сигнал с выхода цифроаналого- вого преобразовател  3 либо пр мое или проинвертированное напр жение с первого выхода источника 7. В первом случае обеспечиваетс  регулирование в обоих направлени х перемещени  привода 8 в пределах от минимальной до максимальной скоростей отработки, в другом случае - перемещение привода 8 также в обоих направлени х, но только с максимально допустимой скоростью отработки.

0

5

При этом, когда сигнал ошибки велик (на втором управл ющем выходе блока 2 присутствует высокий логический уровень), в зависимости от знака этой ошибки (на первом управл ющем выходе блока 2 присутствует уровень . логического нул  или уровень логической единицы) к приводу 8 через третий или четвертый вход коммутатора 5 подключаетс  пр мой или проинвертирован- ный сигнал с выхода источника 7, в противном случае через первый и второй входы коммутатора 5 - пр мой или

5.

проинвертироваиный сигнал с выхода цифроаналогового преобразовател  3, и привод 8, перемеща сь в одном направлении (когда сигнал на первом управл ющем выходе равен логическому нулю) и в противоположном (когда сигнал равен логической единице), отрабатывает сформированный сигнал ошибки . В результате, когда ошибка сие- темы велика, привод отрабатывает ее с максимальной скоростью, что обеспечивает высокую динамику системы. Как только сигнал ошибки становитс  меньше выбранной величины, подключаетс  цифровой контур управлени , обеспечивающий высокую статическую точност системы.

Дл  формировани  кода обратной св зи, пропорционального одному или нескольким полным оборотам привода 8, как в одном, так и в другом направлени х перемещени  сигнал с выхода элемента 10 обратной св зи (многооборотного потенциометра) непосредст венно преобразуетс  в код количества оборотов привода 8 с помощью аналого цифрового преобразовател  11, работающего в режиме с отставанием на 1/4 оборота, а суммарный сигнал эле- мента 10 и напр жени  заставки, выбранного равным Uflg /4, где Uog, - напр жение элемента 10, соответствующее 1/4 оборота привода 8 снимаемого с выхода аналогового сумматора 12, преобразуетс  в код количества оборо тов привода 8 с помощью аналого-цифрового преобразовател  15,-работающего в режиме опережени  (фиг.З). При этом предлагаема  схема построе- на таким образом, что в то врем , когда на выходе старшего разр да преобразовател  9 присутствует, уровень логического нул , на сумматор 18 с помощью Kot-iMyTaTopa 16 поступает выходной код аналого-цифрового преобразовател  15, сохран ющий свое значение в этот промежуток неизменным , а код на выходе аналого- цифрового преобразовател  11 пере- ходит из предьщущего состо ни  в пос ледукмцее, и, наоборот, когда на выходе старшего разр да преобразовател  9 присутствует высокий уровень, на сумматор 18 поступает выходной код аналого-цифрового преобразовател 11, сохран ниций свое значение в этот промежуток неизменным, а код на вы- ходе аналого-цифрового прербразова

Q 5

0 5 Q ,. л

5

5

1526

тел  15 переходит из предыдущего состо ни  в последующее, что обеспечивает исключение неоднозначности считывани  кода обратной св зи, т.е. кода количества оборотов, с кодом преобразовател  9.

В результате при перемещении привода 8 в пределах каждого оборота в положительной области код количества оборотов вс кий раз увеличиваетс  на единицу, т.е. становитс  равным

00...000, 00...001, 00...010

01 ... 111, а в отрицательной области уменьшаетс  на единицу, т.е. принимает значени  11 ... 111, 11 ... 110, 11...101, 11...100, 10...000 (фиг.З).

При работе по такому алгоритму в системе формируетс  абсолютный отсчет количества оборотов методом считывани , что значительно увеличивает метрологическую надежность след щего регулировани , так как это старшие разр ды, цена ошибки при формировании которых вЬ1сока . Но и такой повышенной надежности может оказатьс  недостаточно. Поэтому в систему, в которой из-за многооборотности трудно установить механические упоры или электромеханические выключатели, введены электронные ограничители. При этом сигнал, определ ющий границы диапазона перемещени  привода 8, формируетс  также из сигнала элемента 10 обратной св зи путем посто нного сравнени  с уровн ми напр жений, за- даваемьми в блоке 7. При этом если сигнал обратной св зи становитс  большим или меньшим заставок, присутствующих на выходах блока 12, срабатывает (переходит из состо ни  логического нул  в состо ние логической единицы) соответствующий из компараторов 13 и 14, сигналы с выходов которых через элемент РШИ 17 поступают на вход коммутатора 5, перекрыва  доступ информационным сигналам на вход привода 8 и осуществл   его останов.

Claims (2)

1. Аналого-цифрова  след ща  система , содержаща  последовательно соединенные задатчик, блок выделени  ошибки и цифроаналоговый преобразователь , к второму входу блока выделени  ошибки через преобразователь угол-код подключен первый выход привода , второй выход котор.ого через элемент обратной св зи соединен с первьм входом аналогового сумматора, отличающа с  тем, что, с целью расширени  диапазона регулировани  угловых перемещений и повышени  надежности системы, введены первый и второй инвертирующие повторители , аналоговый и хщфровой коммутаторы , первый и второй аналого- цифровые преобразователи, первый и второй компараторы, элемент ИЛИ и источник эталонных напр жений, вы- .ход цифроаналогового преобразовател  подключен к первому информационному входу аналогового коммутатора и через первый инвертируюпщй повторитель к второму информационному входу аналогового коммутатора, соединенного третьим информационным входом с первым выходом источника эталонных напр жений, который соединен через второй инвертирующий повторитель с четвертым информационным входом аналогового коммутатора, подключенного первьм и вторым управл ющими входами к второму и третьему выходам блока выделени  ошибки, входом разрешени  - к выходу элемента ИЛИ, а выходом - к входу привода, выход элемента обратной св зи соединен с первы ш входами первого и второго компараторов и через первый аналого- цифровой преобразователь с первым информационным входом цифрового коммутатора , к второму информационному входу которого через второй аналого- цифровой преобразователь подключен

выход аналогового сумматора, соединенного вторым входом с вторым выходом источника эталонных напр жений, третий и четвертый выходы которого подключены к вторым входам соответственно первого и второго компараторов , соединенных выходами с входами элемента ИЛИ, управл ющий вход цифрового коммутатора подключен к выходу старшего разр да преобразовател  угол-код, а выход - к третьему входу блока вьщелени  ошибки.

2. Система по п.1,отлича- ю щ а   с   тем, что блок выделени  ошибки содержит цифровой сумматор, инверторы в количестве, равном числу разр дов цифрового сумматора, дополнительный инвертор, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ в количестве,,равном числу разр дов цифррвого сумматора, и элемент ИЛИ, первый вход блока выделени  ошибки через инверторы соединен , с первой группой входов цифрового сумматора, втора  группа входов которого  вл етс  вторым входом блока выделени  ошибка , а выход знакового л разр да цифрового сумматора подключен к его входу переноса, второму выходу блока вьщелени  ошибки и через дополнительный инвертор к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенным вторыми входами с выходами цифрового сумматора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенные к выходам младших разр дов цифрового сумматора ,  вл ютс  первым выходом блока выделени  опшбки, а выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенные с выходами старших разр дов цифрового сумматора , через элемент ИЛИ подключены к третьему выходу блока выделени  ошибки.

OmfutfomeatHaii ofaaemt неремещеми 

«i .ci

i:| § |§

ii II tl

«i i

ffo ff UfnejjtHan fi/jac/nt fepeMeufeHue