SU1515176A1 - Device for monitoring temperature - Google Patents

Device for monitoring temperature Download PDF

Info

Publication number
SU1515176A1
SU1515176A1 SU884358836A SU4358836A SU1515176A1 SU 1515176 A1 SU1515176 A1 SU 1515176A1 SU 884358836 A SU884358836 A SU 884358836A SU 4358836 A SU4358836 A SU 4358836A SU 1515176 A1 SU1515176 A1 SU 1515176A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
block
outputs
Prior art date
Application number
SU884358836A
Other languages
Russian (ru)
Inventor
Павел Георгиевич Борисов
Владимир Ильич Жупиков
Сергей Александрович Шляхтин
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU884358836A priority Critical patent/SU1515176A1/en
Application granted granted Critical
Publication of SU1515176A1 publication Critical patent/SU1515176A1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматических системах контрол  и измерени  температуры, а также других параметров сложных объектов. Целью изобретени   вл етс  повышение надежности устройства путем цифровой компенсации температурного и временного дрейфа. Устройство содержит датчики объекта 1, аналоговый коммутатор 2, аналого-цифровой преобразователь 4, первый блок синхронизации 3, первый блок пам ти 10, первую схему сравнени  11, образцовые эквиваленты датчиков 5, передатчик 6, приемник 7, второй блок синхронизации 8, мультиплексор 9, второй блок пам ти 12, вторую схему сравнени  13, блок управлени  и задани  уставок 14. 7 ил.The invention relates to automation and computing and can be used in automatic systems for monitoring and measuring temperature, as well as other parameters of complex objects. The aim of the invention is to improve the reliability of the device by digitally compensating for temperature and time drift. The device contains object 1 sensors, analog switch 2, analog-digital converter 4, first synchronization unit 3, first memory block 10, first comparison circuit 11, exemplary equivalents of sensors 5, transmitter 6, receiver 7, second synchronization unit 8, multiplexer 9 the second memory block 12, the second comparison circuit 13, the control unit and the setting of the settings 14. 7 Il.

Description

елate

СПSP

otot

315315

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматических системах контрол  и измерени  температуры , а также других параметров сложных объектов.The invention relates to automation and computing and can be used in automatic systems for monitoring and measuring temperature, as well as other parameters of complex objects.

Цель изобретени  - повьппение надежности устройства.The purpose of the invention is to increase the reliability of the device.

На фиг.1 приведена структурна  схема предлагаемого устройства на фиг.2 - функциональна  схема первого блока синхронизации; На фиг.З - функциональна  схема передатчика; на фиг.4 - функциональна  схема второго блока синхронизации; на фиг.З - функциональна  схема приемника,- на фиг.6 - функциональна  схема первой схемы сравнени ; на фиг.7 - функциональна  схема блока управлени  и задани  уставок.Figure 1 shows the structural diagram of the device in figure 2 - functional diagram of the first synchronization unit; On fig.Z - functional transmitter; figure 4 is a functional diagram of the second synchronization unit; FIG. 3 is a functional diagram of the receiver; FIG. 6 is a functional diagram of the first comparison circuit; Fig. 7 is a functional diagram of the control unit and the setting of the settings.

Устройство содержит датчики объекта 1, аналоговый коммутатор 2, первый блок 3 синхронизации, аналого- цифровой преобразователь А, образцовые эквиваленты датчиков 5, передатчик 6, приемник 7, второй блок 8 синхронизации, мультиплексор 9, первый блок Ю пам ти, первую схему 11 сравнени , второй блок 12 пам ти, вторую схему 13 сравнени , блок 14 управлени  и задани  уставок, входы и выходы 15-59. Кроме того, устройство содержит генератор 60 тактовых импульсов, счетчик-делитель 61, дво- ичньй счетчик 62, входной регистр 63, элементы ИЛИ 64.1 и 64.2,преобразователь 65 импульсов в парафазный код, генератор 66 пачек импульсов, счетчик 67, элемент 68 задержки, формирователь 69 импульсов, элемент 2И-1ШИ 70 регистр 71 сдвига, элемент 72 задержки, элемент И 73, компаратор 74, первый элемент И 75, элемент ИЛИ 76, второй элемент И 77.The device contains object sensors 1, analog switch 2, first synchronization unit 3, analog-digital converter A, exemplary equivalents of sensors 5, transmitter 6, receiver 7, second synchronization unit 8, multiplexer 9, first memory unit Yu, first comparison circuit 11 , the second memory unit 12, the second comparison circuit 13, the control and setting unit 14, the inputs and outputs 15-59. In addition, the device contains a clock pulse generator 60, a counter-divider 61, a double counter 62, an input register 63, elements OR 64.1 and 64.2, a converter of 65 pulses into a paraphase code, a generator 66 of pulse packets, counter 67, a delay element 68, shaper 69 pulses, element 2I-1SHI 70 shift register 71, delay element 72, element AND 73, comparator 74, first element AND 75, element OR 76, second element AND 77.

Блок управлени  (фиг.7) содержит дешифратор 78, первый 79 и второй 80 регистры, вычитатель 81, делитель 82, умножитель 83, сумматор 84, узел 85 пам ти, счетчик 86, триггер 87, первый элемент ИЛИ 88, мультиплексор 89, элемент 90 совпадени , второй элемент ИЛИ 91, первый 92, второй 93 и третий 94 элементы И.The control unit (Fig. 7) contains a decoder 78, first 79 and second 80 registers, subtractor 81, divider 82, multiplier 83, adder 84, memory node 85, counter 86, trigger 87, first element OR 88, multiplexer 89, element 90 matches, second element OR 91, first 92, second 93 and third 94 elements I.

Устройство работает следующим образом .The device works as follows.

Информаци  от датчиков объекта 1 поступает на информационные входы 15 аналогового коммутатора 2, которыйInformation from the sensors of object 1 is fed to the information inputs 15 of analog switch 2, which

6464

в зависимости от кода адреса, поступающего на управл ющий вход 16 аналогового коммутатора 2 с вых.ода 17 блока 3, подключает к входу аналого- цифрового преобразовател  4 выход соответствующего датчика 1. Первый блок 3 синхронизации формирует две непрерывные последовательности импульсов , поступающие на выход 18 блока 3, с выхода генератора 60 тактовых импульсов блока 3 (фиг.2) и с выхода счетчика-делител  61, формирующего импульс с частотой в К Depending on the address code that is fed to the control input 16 of the analog switch 2 from the output 17 of block 3, connects the output of the corresponding sensor 1 to the input of the analog-digital converter 4. The first synchronization unit 3 generates two continuous pulse sequences arriving at the output 18 block 3, from the output of the generator 60 clock pulses of block 3 (figure 2) and from the output of the counter-divider 61, forming a pulse with a frequency in

N + М 1 раз меньше частоты генератора 60 и длительностью, равной периоду следовани  генератора 60. На выходе 17 блока 3 двоичным счетчиком 62 формируетс  двоичный N-разр дный код адреса датчика, переключаемый по спаду импульса на выходе счетчика-делител  61. N + M is 1 times smaller than generator frequency 60 and a duration equal to the period following the generator 60. At output 17 of block 3, binary counter 62 generates a binary N address code of the sensor address, which is switched by the pulse decay at the output of counter divider 61.

На выходе аналого-цифрового преобразовател  4 вырабатываетс  М-разр дный код температуры соответствующего датчика, которьш вместе с кодом адреса- заноситс  во входной регистр 63 передатчика 6 (фиг.З) по спаду импульса на выходе счетчика-делител  61 блока 3, а затем под управлением импульсов генератора 60 блока 3 передаютс  по двухпроводной линии св зи двухпол рными 1гмпульсами (единична  информаци  передаетс  положительным импульсом на первой линии .св зи и отрицательным - на второй, нулева  информаци  - отрицательным на первой линии св зи и положительным на второй После передачи кодов температуры иAt the output of the analog-digital converter 4, an M-digit temperature code of the corresponding sensor is generated, which, together with the address code, is entered into the input register 63 of the transmitter 6 (FIG. 3) by the pulse decay at the output of the counter-divider 61 of the block 3, and then under the control of the pulses of the generator 60 of block 3 is transmitted over a two-wire communication line by bipolar 1g pulses (a single information is transmitted by a positive pulse on the first line, and a negative information is transmitted to the second, zero information - negative on the first communication line and and a positive for the second After the transfer of the temperature codes and

номера датчика передаетс  расширенный сигнал окончани  передачи. За врем  передачи информации о температуре одного датчика производитс  преобразование температуры следующего изSensor numbers are transmitted by an extended transmission end signal. During the transmission of information about the temperature of one sensor, the temperature is converted following

датчиков 1 в цифровой код цепочкой; датчик 1 - ком гутатор 2 - аналого-цифровой преобразователь 4. Приемник 7 преобразует входной последовательный код в пapaллeльньD, вьщава  информациюsensors 1 into a digital code chain; sensor 1 - commutator 2 - analog-to-digital converter 4. Receiver 7 converts the input serial code into parallel, giving information

о температуре датчика на выходе 25 и его номере на выходе 24. После приема информации при поступлении на вход приемника 7 расширенного импульса, приемник 7 вырабатывает сигнал конца приема на выходе 23. Сигнал конца приема запускает работу второго блока 8 синхронизации, который вырабатьтает четыре импульса считывани  на выходе 28, четыре импульса записи на вьгхоabout the sensor temperature at output 25 and its output number 24. After receiving the information when the extended pulse arrives at the receiver 7, the receiver 7 generates a reception end signal at the output 23. The reception end signal starts the operation of the second synchronization unit 8, which generates four read pulses output 28, four write pulses on vyho

1515

де 27, задержанных относительно нм- нульсов считынани , и двухраэр дный дноичный код на выходе 26, определ ющий тип считываемой уставки. По каждому импульсу считьшани , по адресу, ко которого формируетс  из кода номера датчика и кода типа уставки, поступающего на адресные входы 41 и Д2 блока 12 пам ти и через информационные входы 29 и 30 мультиплексора 9, при отсутствии импульса записи, на адресный вход 33 блока 10 пам ти, считываетс  информади  из блоков 10 и 12 пам ти . Пам ть блока 10 хранит дл  каждого датчика четыре уставки, определ ющих рабочий диапазон и предельные значени  температуры контролируемой точки объекта (предупредительна  верхн   и нижн   и аварийна  верхн   и нижн  ). Запись значений уставок в блок 10 пам ти без учета погрешностей осуществл етс  при началь){ой установке и с учетом возникающих в системе погрешностей при каждом измене- НИИ величин погрешности по импульсам , формируем на выходе 55 блока 14 управлени  и задани  уставок. При этом информаци  с выхода 53 блока 14 за оситс  в блок 10 пам ти. Формиро- импульсов на 55 блока 14 и управление м льтиплексором 9 осуществл етс  по импульсам записи,формируем ) на выходе 27 блока 8 управлени . Режим ачальной устаноБ и устрой . ства задаетс  подачей импульса на вход устройства, по которому блок 14 осуществл ет запись кодов уставок в блок 10 пам ти. Перва  схема 11 сравнени  в зависимости от типа уставки, определ емого кодом на выходе 26 блока 3 синхронизации, вы вл ет превьт е- ние верхних предупредительных и аварийных уставок либо понижение значени  температуры нижних предупреди- тельных и аварийных уставок. Вы вленна  первой схемой 11 сравнени  метка отклонени  от рабочего (предельного) диапазона температуры поступает на вход 45 второй схемы 13 сравнени , на вход 46 которой поступает с выхода блока 12 пам ти метка отклонени ,за- фиксирован 1а  в предыдущем цикле опроса датчиков первой схемой 11 сравнени . При равенстве указанных меток изменений на выходе второй схемы 13 сравнени  по вл етс  сигнал, поступающий на вход 50 блока 14 и на выход 59 устройства. Запись информации во втоde 27, delayed relative to readout nanometers, and a double bottom bottom code at output 26, defining the type of read setpoint. For each impulse, the countershunches, the address to which is formed from the code of the sensor number and the code of the setpoint, are sent to the address inputs 41 and D2 of the memory block 12 and through the information inputs 29 and 30 of the multiplexer 9, in the absence of a write pulse, to the address input 33 memory block 10, information is read from memory blocks 10 and 12. The memory of unit 10 stores for each sensor four settings that determine the operating range and temperature limits of the object to be monitored (warning upper and lower and alarm upper and lower). The values of the settings in the memory block 10 are recorded with no errors taken into account at the beginning) {th installation and taking into account the errors in the system at each change in the II values of the error by impulses, we form the output 55 of the control unit 14 and set the settings. Here, the information from output 53 of block 14 is allocated to memory block 10. Shaping pulses on the 55th unit 14 and controlling the multiplexer 9 is carried out by recording pulses, generating) at the output 27 of the control unit 8. Start-up mode and device. The facilities are set by applying a pulse to the input of the device, according to which unit 14 records the set codes in memory unit 10. The first comparison circuit 11, depending on the type of setpoint determined by the code at the output 26 of the synchronization unit 3, reveals the prevalence of the upper warning and alarm setpoints or a decrease in the temperature value of the lower warning and alarm setpoints. Detected by the first comparison circuit 11, the deviation mark from the working (limit) temperature range is fed to the input 45 of the second comparison circuit 13, to the input 46 of which the deviation mark is received from the output of memory block 12, fixed 1a in the previous sensor polling cycle by the first circuit 11 compare. When the indicated change labels are equal, the output to the input 50 of the unit 14 and to the output 59 of the device appears at the output of the second comparison circuit 13. WR information recording

5 0 5 О Q 0 5 0 5 About Q 0

5five

766766

рой блок 12 пам ти осуществл етс  по каждому импульсу записи на входе 44 второго блока 12 пам ти, при этом значение метки изменени  с выхода схемы 11 сравнени  заноситс  во второй блок 12 пам ти. Така  организаци  контрол  границ уставок позвол ет исключить выдачу устройством ложной информации , вызванной случайными возмущени ми в системе. Информаци  на выходе 58 устройства считаетс  верной при единичном значении сигнала на выходе 59 устройства, т.е. при повторе метки отклонени  какого-либо датчика в двух соседних циклах опроса.A memory unit 12 is carried out on each write pulse at the input 44 of the second memory unit 12, and the value of the change mark from the output of the comparison circuit 11 is entered into the second memory unit 12. Such an organization of control over the boundaries of the settings makes it possible to exclude the device from issuing false information caused by random disturbances in the system. The information at the output 58 of the device is considered true with a single value of the signal at the output 59 of the device, i.e. by repeating the label of the deviation of any sensor in two adjacent polling cycles.

Контроль погрешности системы и ее коьтенсацию осуществл ют следующим образом.The monitoring of the error of the system and its stabilization is carried out as follows.

К входу аналогового коммутатора 2 подкл очены два образцовых эквивалента . датчиков 5 с выходными сигналами,равными выходным сигналам датчиков при нулевой температуре и при максимальной ((.) вырабатываемый на выходе аналого-цифрового преобразовател  4 при подключении к нему аналоговым коммутатором 2 образцового экви- датчика нулевой температуры (Мд), характеризует посто нное смещение кода (аддетивна  составл юща  погрешности ) . Код, получаемый на выходе аналого-цифрового преобразовател  при подключении к нему аналоговым коммутатором 2 образцового эквивалента максимальной температуры (М) , содержит погре иности, характеризующиес  посто нным смещением и изменением коэффициентов преобразовани  аналоговых элементов системы (аддетивна  и мультипликативна  составл ющие погрешности ) . При начальной установке устройства в блок 10 пам ти по адресам, соответствующим номерам датчиков, вместо которых включены образцовые экв валенты датчиков 5 записаны вместо кодов уставок соответственно коды нулевой и максимальной температуры. При приеме информации от образцового эквивалента датчиков и при отсутствии погрешности в системе на выходе первой схемы 11 сравнени  отсутствует метка изменени . При отличии принима- емого кода от кода, записанного в блоке 12 пам ти, при приеме информации от образцового эквивалента датчиков, на выходе первой схемы 11 сравнени  по вл етс  метка изменени , ука;- ыраю- ща  на наличие погрешности в системе.Two analogous equivalents are connected to the input of analog switch 2. sensors 5 with output signals equal to the output signals of the sensors at zero temperature and at maximum ((.) produced at the output of analog-digital converter 4 when connected to it by an analog switch 2 of an exemplary zero-temperature (Md) equi-sensor) (Adequate component of the error.) The code obtained at the output of the analog-digital converter when the analog switch 2 is connected to it is an exemplary equivalent of the maximum temperature (M), contains the Spines characterized by a constant offset and a change in the conversion factors of the analog elements of the system (additive and multiplicative error components) .In the initial installation of the device in memory block 10, the addresses corresponding to the sensor numbers, instead of which exemplary sensor equivalents 5 are included, are written instead of setting codes codes of zero and maximum temperature, respectively. When receiving information from the model equivalent of sensors and in the absence of error in the system at the output of the first c Comparisons 11 are absent. If the received code differs from the code recorded in memory block 12, when receiving information from the model equivalent of sensors, a change mark appears on the output of the first comparison circuit 11, indicating that there is an error in the system.

7171

При наличии метки изменени  в следующем цикле опроса в процессе приема информации от этого же образцового эквивалента датчиков, на выходе второй схемы 13 сравнени  по вл етс  сигнал, указывающий на систематический характер погрепшости. При совпа- дейки сигналов на входах 49 и 50 бЛбка 14, поступающих с выходов пер- вой 11 и второй 13 схем сравнени  в процессе приема информации от образцового эквивалента датчиков 5, о.существл етс  запуск блока 14. При этой блок 14 осуществл ет запомина- ние кодов от образцовых эквивалентов датчиков 5 и вычисление новых значений уставок с учетом по вившейс  погрешности по формуле If there is a change mark in the next polling cycle in the process of receiving information from the same exemplary sensor, a signal appears at the output of the second comparison circuit 13, indicating a systematic nature of the buzz. When the signals at the inputs 49 and 50 of the bridge 14 coming from the outputs of the first 11 and second 13 comparison circuits coincide, in the process of receiving information from the exemplary equivalent of the sensors 5, block 14 is executed. At this, block 14 memorizes - the introduction of codes from the model equivalents of sensors 5 and the calculation of the new values of the settings, taking into account the error that has been made, according to the formula

М,M,

А)СТA) CT

M - M -

АА и КС AA and COP

VCT VCT

Вычисленные значени  уставок записываютс  в первый блок 10 пам ти,По адресам, соответствующим номерам дат- чиков, вместо которых включены образцовые эквиваленты датчиков, записываютс  прин тые от этих эквивалентов коды. Таким образом, после осуществлени  коррекцш уставок при приеме информации от образцовых эквивалентов датчиков на выходе схемы 11 сравнени  будет отсутствовать метка изменени  до по влени  дополнительных погрешностей в устройстве, при этом, работа устройства в процессе компенсации погрешности аналогична описанной ранее .The calculated values of the settings are recorded in the first memory block 10. The addresses corresponding to the sensor numbers, instead of which the model equivalents of the sensors are included, are written to the codes received from these equivalents. Thus, after adjusting the settings when receiving information from the model equivalent sensors at the output of the comparison circuit 11, there will be no change mark until additional errors appear in the device, while the device operation in the error compensation process is similar to that described earlier.

Функциональна  схема вычислительного блок-а 1А приведена на фиг. 7. Де- шифратор 78 осуществл ет расшифровку номера принимаемого датчика. Сигналы на выходах 1 и К соответствуют номерам образцовых эквивалентов датчиков 5 максимальной и нулевой температуры . Регистры 78 и 80 запоминают коды от образцовых эквивалентов датчиков 5 соответственно максимальной и нулевой температуры. Вычи- татель, делитель, умножитель и сумматор 81-84 осуществл ют вычисление по формуле, узел 85 пам ти хранит начальные коды уставок, а также коды, соответствующие образцовым эквивалентам датчиков 5 без учета погрешностей устройства. Счетчик 86 осуществл ет формирование последовательности адресов дл  узла 85 пам ти, одновременно поступающих на выход 54 и исThe functional diagram of the computing unit 1A is shown in FIG. 7. Decoder 78 decrypts the number of the received sensor. The signals at outputs 1 and K correspond to the numbers of exemplary equivalents of sensors 5 of maximum and zero temperature. Registers 78 and 80 memorize codes from exemplary equivalents of sensors 5, respectively, maximum and zero temperature. The subtractor, divider, multiplier, and adder 81-84 are calculated by the formula, the memory node 85 stores the initial set codes, as well as the codes corresponding to the model equivalents of the sensors 5 without taking into account the errors of the device. Counter 86 generates an address sequence for memory node 85, simultaneously arriving at output 54 and

8eight

Q 5 Q 5

00

5 30 - 5 30 -

QQ

5five

5five

пользующихс  при записи данных в первый блок 10 пам ти. При начальной установке устройства на вход 52 блока 14 поступает импульс начальной установки, по которому взводитс  триггер 87 и устанавливаетс  в нулевое состо ние счетчик 86. Сигнал с выхода триггера 87 разрешает запись информации от образцовых эквивалентов датчиков в регистры 79 и 80 через элемент ИЛИ 88 ч переключает мультиплексор 89 на передачу данных с выхода узла 85 пам ти на выход 53 блока 14. По каждому импульсу записи, поступающему на вход 51, осуществл етс  переключение счетчика 86 и прохождение импульса на выход 55 через элемент 90 совпадени . По окончании начальной установки устройства, сигналом переполнени  с выхода счетчика 86 сбрасываетс  триггер 87 и запрещаетс  прохождение импульсов через элемент 90 совпадени . Сн тие сигнала с выхода триггера 87 вызывает подключение мультиплексором 89 данных с выхода сумматора 84 на выход 53 блока 14. В процессе работы устройства при приеме информации от образцовых эквивалентов датчиков и при наличии сигналов на выходах первой 11 и второй 13 схем сравнени , поступающих на входы 49 и 50 блока 14, осуществл етс  запись информации в регистры 79 и 80. При записи информации в один из регистров 79 или 80, через элемент ПЛИ 91 устанавливаетс  в нулевое состо ние Счетчик 86, сжима  сигнал запрета с входа элемента 90 совпадени . По каждому импульсу записи на входе 51 осуществл етс  считывание кодов уставок из узла 85 пам ти, коррекци  этого значени  с учетом погрешности умножителем 83 и сумматором 84 и передача данных через ьгультиплексор 89 на выход 53 блока 14. По окончании считывани  всех уставок из узла 85 пам ти, сигналом переполнени  с выхода счетчика 86 запрещаетс  прохождение импульсов через элемент 90 совпадени .used when writing data to the first memory block 10. When the device is initially installed, an initial pulse arrives at the input 52 of block 14, through which trigger 87 is charged and the counter 86 is set to zero. The signal from the output of trigger 87 allows the recording of information from the sensor equivalent equivalents to registers 79 and 80 through the OR 88 h element switches multiplexer 89 to transfer data from the output of memory 85 to output 53 of block 14. For each write pulse arriving at input 51, counter 86 is switched and pulse passes to output 55 through element 90 no. Upon completion of the initial setup of the device, the overflow signal from the output of the counter 86 clears the trigger 87 and prevents the passage of pulses through the coincidence element 90. Removing the signal from the output of the trigger 87 causes the data multiplexer 89 to connect from the output of the adder 84 to the output 53 of the block 14. During device operation, when receiving information from exemplary sensor equivalents and having signals at the outputs of the first 11 and second 13 comparison circuits, arriving 49 and 50 of block 14, information is recorded in registers 79 and 80. When writing information to one of registers 79 or 80, the SLI 91 element is set to the zero state Counter 86, compressing the prohibition signal from the input of the coincidence element 90. For each write pulse at input 51, the set codes are read from memory node 85, corrected for this value taking into account the error by multiplier 83 and adder 84, and data is transmitted via multiplexer 89 to output 53 of block 14. After all settings are read from node 85 memory By the overflow signal from the output of the counter 86, the passage of pulses through the coincidence element 90 is prohibited.

Блок 14 может быть реализован на основе средств микропроцессорной техники с заданием алгоритма работы программным путем. При этом возможности устройства могут быть расимрены. В частности возможна установка образцовых эквивалентов датчиков с выходными сигналами вблизи нижней и верхнейBlock 14 can be implemented on the basis of the microprocessor technology with the task of the program operation programmatically. In this case, the capabilities of the device can be disassembled. In particular, it is possible to install exemplary sensor equivalents with output signals near the lower and upper

границ диапазона, не соответствующих точно границам диапазона, но и с из- вес(гными с высокой точностью параметрами .boundaries of the range that do not correspond exactly to the boundaries of the range, but also with the weight (parameters with high accuracy.

Изобретение позвол ет повысить достоверность контрол  температуры путем введени  цифровой компенсации температурного и временного дрейфа параметров аналоговых элементов уст- ройств.Использование приемника и передатчика позвол ет повысить достоверность передаваемой по линии св зи информации при удалении датчиков. Использование информации о выходе значени  температуры за установленные границы совпадающей в двух соседних циклах опроса позвол ет повысить устойчивость устройства к случайным возмущени м,The invention makes it possible to increase the reliability of temperature control by introducing digital compensation for the temperature and time drift of the parameters of the analog elements of devices. Using the receiver and transmitter allows to increase the reliability of the information transmitted over the communication line when the sensors are removed. The use of information about the temperature out of set limits that coincide in two adjacent polling cycles allows to increase the resistance of the device to random disturbances,

Claims (2)

Формула изобретени Invention Formula 1, Устройство дл  контрол  температуры , содержащее аналоговый коммут - тор, первый блок синхронизации, анало го-цифропой преобразователь, первую схему сравнени , первый блок пам ти и датчики объекта, выходами соединенные с соответствующими икформацион- ными входами аналогового коммутатора. выход которого соединен с входом аналого-цифрового преобразовател , а управл ющий вход - с адресным выходом первого блока синхронизации, выход первого блока пам ти соединен с первым информационньм входом первой схемы сравнени , отличающеес  тем, что, с целью повышени  надежности устройства, в него введены блок управлени  и задани  уставок, второй блок синхронизации, мультиплексор,второй блок пам ти, втора  схема сравнени , образцовые эквиваленты датчиков, передатчик и приемник, выходы образцо вых эквивалентов датчиков соединены с соответствующими информационными входами аналогового коммутатора, выход аналого-цифрового преобразовател  соединен с информационн)з1м входом передатчика , адресный вход которого соеди ней с адресным выходом первого блока синхронизации, синхровыходом соединенного с синхровходом передатчика , выход которого соединен с входом приемника, синхровыход которого соединен с управл ющим входом второго блока синхронизации, адресный выход приемника соединен с первым информационным входом мультиплексора, первым адресным входом второго блока пам ти, первым входом блока управлени  и задани  уставок и  вл етс  первым выходом устройства, информационный выход приемника соединен с вторым входом первой схемы сравнени  и вторы входом блока управлени  и задани  уставок , первьш вькод которого соединен с информационным входом первого блока пам ти, адресным входом соединенного выходом мультиплексора, второй инфор- мационньй вход которого соединен с кодовым выходом второго блока синхронизации , вторым адресным входом второго блока пам ти, управл ющим входом первой схемы сравнени  и  вл етс  вторым выходом устройства, выход первой схемы сравнени  соединен с первым входом второй схемы сравне1Н1 , третьим входом блока управлени  и зада- ни)/ уставок, информационным входом второго блока пам ти и  вл етс  третьим выходом устройства, выход второго блока пам ти соединен с вторым входом второй схемы сравнени , выход которой  вл етс  четвертым выходом устройства и подключен к четвертому пходу блока управлени  и задани  уставок , BTopoff выход которого соединен с третьим информационным входом мультиплексора , управл ющий вход которого соединен с выходом записи второго блока синхронизации, входом записи второго блока пам ти и п тым входом блока управлени  и задани  уставок, шестой вход которого  вл етс  входо устройства, выход считывани  второго блока синхронизации соединен с входами считывани  первого и второго блоков пам ти, третий выход блока управлени  и задани  уставок соединен с входом записи первого блока пам ти.1, A temperature control device containing an analog switch, a first synchronization unit, an analog-to-digit converter, a first comparison circuit, a first memory block and object sensors, outputs connected to the corresponding information inputs of the analog switch. the output of which is connected to the input of the analog-digital converter, and the control input with the address output of the first synchronization block, the output of the first memory block is connected to the first information input of the first comparison circuit, characterized in that, in order to increase the reliability of the device, a control and setting unit, a second synchronization unit, a multiplexer, a second memory unit, a second comparison circuit, exemplary equivalents of the sensors, a transmitter and a receiver, outputs of the exemplary equivalent of the sensors connected to corresponding information inputs of the analog switch, the output of the analog-digital converter is connected to the information input of the transmitter, the address input of which is connected to the address output of the first synchronization unit, the sync output connected to the sync input of the transmitter, the output of which is connected to the input of the receiver whose sync output is connected to the control the input of the second synchronization unit, the address output of the receiver is connected to the first information input of the multiplexer, the first address input of the second block n The first input of the control and setting unit is the first output of the device, the information output of the receiver is connected to the second input of the first comparison circuit and the second input to the control and setting unit, the first code of which is connected to the information input of the first memory block, the address input connected to the output of the multiplexer, the second information input of which is connected to the code output of the second synchronization block, the second address input of the second memory block controlling the input of the first comparison circuit and is the second output of the device, the output of the first comparison circuit is connected to the first input of the second circuit, comparative H1, the third input of the control unit and settings) / settings, the information input of the second memory block and is the third output of the device, the output of the second memory block is connected to the second input of the second comparison circuit, the output of which is the fourth output of the device and connected to the fourth pass of the control and setting unit, BTopoff the output of which is connected to the third information input of the multiplexer, control input D which is connected to the write output of the second synchronization unit, the write input of the second memory block and the fifth input of the control unit and the settings, the sixth input of which is the device input, the read output of the second synchronization unit is connected to the read inputs of the first and second memory blocks, the third output of the control unit and the setting is connected to the recording input of the first memory block. 2. Устройство по п.1, о т л и ч а ю щ е е с   тем, что блок управлени  и задани  уставок содержит дешифратор, первый и второй регистры, вь читатель, делитель, умножитель, сумматор, узел пам ти, счетчик, триггер, мультиплексор , элемент совпадени , первый и второй элементы ИЛИ, с первого по третий элементы И, входы дешифратора  вл ютс  первым входом блока, входы данных первого и второго регист;)ов  вл ютс  BTopbiM входом блока, входы третьего элемента И  вл ютс  им и четвертым входами блока соответственно , первьй вход элемента сов1 151512. The device according to claim 1, wherein the control and setting unit contains a decoder, first and second registers, a reader, a divider, a multiplier, an adder, a memory node, a counter, trigger, multiplexer, match element, first and second elements OR, first to third elements AND, decoder inputs are the first input of the block, data inputs of the first and second registers;) s are BTopbiM input of the block, inputs of the third AND element are and the fourth block inputs, respectively, the first input of the element Sov1 15151 падели  и вход управлени  узла пам ти  вл ютс  п тым входом блока, устаноВоч пл1 вход триггера и первый вход сброса счетчика  вл ютс  шестым входом блока, выходы дешифратора соответственно соединены-с первыми входами первого и второго элементов И, выход третьего элемента И соединен с первым входом первого элемента ИЛИ, Q выходом подключенного к вторым входам первого и второго элементов И, выход первого элемента И соединен со строби- РУ10ЩИМ входом первого регистра и с .первым входом второго элемента И, вы-15 ход второго элемента И соединен со стробнрующим входом второго регистра и с вторым входом второго элемента И, выходом подключенного к второму входу сброса счетчика, выход триггера соеди-20 нен с входом управлени  мультиплексора и с вторым входом первого элемента ИЛИ, выход элемента совпадени  соединен со счетным входом счетчика и  вл етс  третьим выходом блока, выходы 25the pads and the control input of the memory node are the fifth input of the block, the setup of the Pl1 trigger input and the first counter reset input is the sixth input of the block, the decoder outputs are respectively connected to the first inputs of the first and second elements, And the output of the third element I is connected to the first the input of the first element OR, Q output connected to the second inputs of the first and second elements AND, the output of the first element AND is connected to the strobe and the first input of the second element AND, you are 15 the course of the second element AND connected About the strobe input of the second register and with the second input of the second element I, the output connected to the second reset input of the counter, the output of the trigger trigger is connected to the control input of the multiplexer and the second input of the first element OR, the output of the coincidence element is connected to the counting input of the counter and is third output block 25 outputs 76: 1276: 12 первого регистра подключены к входам уменьшаемого вьпштател , а выходы второго регистра - к входам вычитаемого вычитател  и входам первого слагаемого сумматора, входами второго слагаемого подключенного к выходам умножител , а выходами -.к входам данных первой группы мультиплексора, входами данных второй группы подключенного к выходам узла пам ти, которые соединены с входами первого сомножител  умножител , выходы мультиплексора  вл ютс  первым выходом блока, выходы счетчика соединены с адресными входами узла пам ти и  вл ютс  вторым выходом блока, выходы вычитател  подключены к входам делимого делител , входы делител  которого подключены к шине уставки блока, а выходы делител  соединены с входами второго сомножител  умножител , выход переполнени  счетчика подключен к входу сброса триггера и второму входу элемента совпадени .the first register is connected to the inputs of the decreasing exponent, and the outputs of the second register are connected to the inputs of the subtracted subtractor and the inputs of the first adder, the inputs of the second addend connected to the multiplier outputs, and the outputs to the data inputs of the first multiplexer group, the data inputs of the second group connected to the outputs of the node the memories that are connected to the inputs of the first multiplier multiplier, the multiplexer outputs are the first output of the block, the counter outputs are connected to the address inputs of the memory node and are the second The output of the block, the outputs of the subtractor are connected to the inputs of a divisible divider, the inputs of the divider are connected to the setpoint bus, and the outputs of the divider are connected to the inputs of the second multiplier, the overflow output of the counter is connected to the trigger reset input and the second input of the match element. JJ фиг. itФиг . 5FIG. itFig. five
SU884358836A 1988-01-05 1988-01-05 Device for monitoring temperature SU1515176A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884358836A SU1515176A1 (en) 1988-01-05 1988-01-05 Device for monitoring temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884358836A SU1515176A1 (en) 1988-01-05 1988-01-05 Device for monitoring temperature

Publications (1)

Publication Number Publication Date
SU1515176A1 true SU1515176A1 (en) 1989-10-15

Family

ID=21347765

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884358836A SU1515176A1 (en) 1988-01-05 1988-01-05 Device for monitoring temperature

Country Status (1)

Country Link
SU (1) SU1515176A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108693503A (en) * 2017-04-11 2018-10-23 恩智浦美国有限公司 Temperature sensor system, radar installations and its method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1190364, кл. G 05 В 23/02, 1985. Авторское свидетельство СССР № 746559, кл. С 06 F 15/46, 1980. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108693503A (en) * 2017-04-11 2018-10-23 恩智浦美国有限公司 Temperature sensor system, radar installations and its method
CN108693503B (en) * 2017-04-11 2023-08-25 恩智浦美国有限公司 Temperature sensor system, radar apparatus and method thereof

Similar Documents

Publication Publication Date Title
SU1515176A1 (en) Device for monitoring temperature
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
JPS6332303B2 (en)
SU1529230A1 (en) Device for capturing information from multidigit discrete sensors
SU1672567A1 (en) Code-to-time interval converter
SU579607A1 (en) Device for interfacing electronic computer with communication channels
SU1434419A1 (en) Information input device
SU1758847A1 (en) Device for generation of batch errors
SU1665547A1 (en) Variable tv signal delay line
SU1129723A1 (en) Device for forming pulse sequences
SU1417193A1 (en) Series to parallel code converter
SU790218A1 (en) Device for synchronizing timing train signals
SU1106013A1 (en) Analog-to-digital converter
SU1163309A1 (en) Timer set
SU1278811A1 (en) Situation control device
SU1085005A2 (en) Cyclic synchronization device
SU1169173A1 (en) Device for translating serial code to parallel code
RU1775854C (en) Controlled pulse recurrence frequency divider
SU622082A1 (en) Programme arrangement
SU1325482A2 (en) Device for revealing errors in parallel n-order code
SU1596492A1 (en) Identifier of combinations of binary signals
SU743211A1 (en) Binary signal regenerator
SU1541622A1 (en) Device for interfacing computing machine with data transmission equipment
SU1295393A1 (en) Microprogram control device
SU1354194A1 (en) Signature analyser