SU1106013A1

SU1106013A1 - Analog-to-digital converter

Info

Publication number: SU1106013A1
Application number: SU833597816A
Authority: SU
Inventors: Сергей Валентинович Клевцов; Юрий Петрович Фирстов; Николай Петрович Чистяков
Original assignee: Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт
Priority date: 1983-05-31
Filing date: 1983-05-31
Publication date: 1984-07-30

Abstract

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий блок преобразовани напр жени в частоту, первый вход которого соединен с входной шиной , второй вход соединен с выходом генератора тактовых импульсов и с первым входом блока управлени , а третий вход подключен к первому выходу блока управлени , второй вход которого подключен к шине запуска, отличающийс тем, что, с целью расширени функциональных возможностей, в него введены счетный триггер, элемент И, элемент ИЛИ и блок формировани временных интервалов , первый вход которого соединен с выходом генератора тактовых импульсов, второй вход - с третьим выходом блока управлени , с первым входом счетного триггера и с четвертым входом блока преобразовани напр жени в частоту, первый выход -. i с третьим входом блока управлени , а вторые выходы - с входами элемен (Л та ИЛИ, выход которого соединен с первой выходной шиной и с первым входом элемента И, второй вход которого соединен с выходом счетного триггера, а выход - со второй выход.ной шиной, второй вход счетного триггера соединен с выходом блока о а преобразовани напр жени в частоту.An ANALOG-DIGITAL CONVERTER containing a voltage-to-frequency conversion unit, the first input of which is connected to the input bus, the second input is connected to the output of the clock generator and the first input of the control unit, and the third input is connected to the first output of the control unit, the second input is connected to the launch bus, characterized in that, in order to expand its functionality, a counting trigger, an AND element, an OR element and a time interval shaping unit, the first input of which is connected, are introduced into it with the output of the clock generator, the second input with the third output of the control unit, with the first input of the counting trigger and with the fourth input of the voltage-to-frequency conversion unit, the first output -. i with the third input of the control unit, and the second outputs with the inputs of the elements (L that OR, the output of which is connected to the first output bus and the first input of the element I, the second input of which is connected to the output of the counting trigger, and the output from the second output. bus, the second input of the counting trigger is connected to the output of the block converting voltage to frequency.

Description

1 Изобретение относитс к информационно-измерительной технике и пред назначено дл использовани в систе мах сбора и обработки информации различного назначени , системах авт матического управлени и регулиро .вани . Известен аналого-цифровой преобразователь с промежуточным преобразованием напр жени в частоту, содержащий последовательно соединенны источник входного сигнала, преобраз ватель напр жени в частоту, счетчик импульсов, управл ющий вход которого соединен с формирователем измерительного интервала ГПДанный преобразователь имеет выходной сигнал в виде параллельного кода, точное значение всех разр дов которого по вл етс только после окончани всего цикла преобразовани Это ограничивает функциональные воз можности преобразовател , так как в р де случаев, в частности дл сокращени числа проводов в линии св зи, необходим последовательный выходной код. Наиболее близким к предлагаемому вл етс аналого-цифровой преобразователь , содержащий блок преобразовани напр жени в частоту, первый вход которого соединен с выходно шиной, второй вход соединен с выходом генератора тактовых импульсов и с первым входом блока управлени , а третий вход подключен к первому выходу блока управлени , второй вхо которого подключен ,к шине запуска, и счетчик импульсов 2 . Недостатком данного преобразовател также вл ютс ограниченные функциональные возможности, так как он не имеет выходного сигнала в виде последовательного кода и значени всех разр дов выходного кода по вл етс только после окончани полного цикла преобразовани . Цель изобретени - расширение функциональных возможностей устройства путем обеспечени последовател ного формировани значений выходног кода, начина со старших разр дов, в процессе преобразовани , а также формирование его в виде последовательного кода. Поставленна цель достигаетс тем, что в аналого-цифровой преобра зователь, содержащий блок преобразо вани напр жени в частоту, первый 31 вход которого соединен с входной шиной, второй вход соединен с выходом генератора тактовых импульсов и с первым входом блока управлени , а третий вход подключен к первому выходу блика управлени , второй вход которого подключен к шине запуска, введены счетный триггер, элемент И, злемент ИЛИ и блок формировани временных интервалов, первый вход которого соединен с выходом генератора тактовых импульсов, второй вз{од с третьим выходом блока управлени , с первым входом счетного триггера и с четвертьм входом блока преобразовани напр жени в частоту, первый выход - с третьим входом блока управлени , а вторые выходы - с входами элемента ИЛИ, выход которого соединен с первой выходной шиной и с первым входом элемента И, второй вход которого соединен с выходом счетного триггера, а выход - с второй выходной шиной, второй вход счетного триггера соединен с выходом блока преобразовани напр жени в частоту. На чертеже представлена блок-схема преобразовател . Аналого-цифровой преобразователь содержит блок 1 преобразовани напр жени в частоту, вход которого соединен с входной шиной 2, а выход 3 соединен с входом счетного триггера 4, блок 5 формировани временных интервалов, блок 6 управлени первый вход которого соединен с шиной 7 запуска устройства, генератор 8 тактовых импульсов, элементы И 9 и ИЛИ 10. Выход генератора 8 подключен ко второму входу блока 1, к первому и второму входам блоков 5 и 6 соответ-. ственно, третий вход блока 1 подключен ко второму выходу блока 6, третий выход которого подключен к второму входу блока 5 и счетного триггера 4 и к четвертому входу блока 1. Первый выход блока 5 подключен к третьему входу блока 6, а вторые выходы блока 5 - к входам злемента ИЛИ 10. Выход последнего подключен к выходной шине 11 и к первому входу элемента И 9, второй вход которого подключен к выходу счетного триггера 4, а выход - к выходной шине 12. Устройство работает следунщим образом.1 The invention relates to information measuring equipment and is intended for use in systems for collecting and processing information for various purposes, automatic control and regulation systems. An intermediate voltage-to-frequency analog-to-digital converter, containing an input signal, a voltage-to-frequency converter, serially connected, a pulse counter, the control input of which is connected to the measuring range driver GPD This converter has a parallel code output signal, the exact one the value of all bits of which appears only after the end of the entire conversion cycle. This limits the functional capabilities of the converter. Since in some instances, particularly for reducing the number of wires in communication line requires the serial output code. Closest to the present invention is an analog-to-digital converter containing a voltage-to-frequency conversion unit, the first input of which is connected to the output bus, the second input is connected to the output of the clock generator and the first input of the control unit, and the third input is connected to the first output of the unit control, the second input of which is connected to the launch bus, and the pulse counter 2. The disadvantage of this converter is also its limited functionality, since it does not have an output signal in the form of a sequential code, and the value of all bits of the output code appears only after the end of the full conversion cycle. The purpose of the invention is to expand the functionality of the device by ensuring the sequential generation of output code values, starting from the higher bits, in the conversion process, and also forming it as a sequential code. The goal is achieved by the fact that an analog-to-digital converter containing a voltage-to-frequency conversion unit, the first 31 inputs of which are connected to the input bus, the second input is connected to the output of the clock generator and the first input of the control unit A counting trigger, an AND element, an OR element, and a time interval shaping unit, the first input of which is connected to the output of the clock generator, are entered to the first output of the control glare, the second input of which is connected to the startup bus. the second one out with the third output of the control unit, the first input of the counting trigger and the fourth input of the voltage-to-frequency conversion unit, the first output to the third input of the control unit, and the second outputs to the inputs of the OR element whose output is connected to the first the output bus and the first input of the element I, whose second input is connected to the output of the counting trigger, and the output to the second output bus, the second input of the counting trigger is connected to the output of the voltage-to-frequency conversion unit. The drawing shows the block diagram of the Converter. The analog-to-digital converter contains a voltage-to-frequency conversion unit 1, the input of which is connected to the input bus 2, and output 3 is connected to the input of the counting trigger 4, a time interval shaping unit 5, the control unit 6 whose first input is connected to the device start bus 7, generator 8 clock pulses, elements And 9 and OR 10. The output of the generator 8 is connected to the second input of block 1, to the first and second inputs of blocks 5 and 6 respectively. Actually, the third input of block 1 is connected to the second output of block 6, the third output of which is connected to the second input of block 5 and counting trigger 4 and to the fourth input of block 1. The first output of block 5 is connected to the third input of block 6, and the second outputs of block 5 - to the inputs of the element OR 10. The output of the latter is connected to the output bus 11 and to the first input of the element AND 9, the second input of which is connected to the output of the counting trigger 4, and the output to the output bus 12. The device works as follows.

При поступлении сигнала запуска на шину 7 запуска на первом выходе блока 6 по вл етс сигнал, синхронизированный тактовыми импульсами и запускающий блок 1, а на втором выходе блока 6 - сигнал, сбрасывающий блок 5 и счетный триггер 4 в нулевое состо ние и устанавливающий в начальное состо ние блок 1. При этом блок начинает генерировать на выходе 3 импульсы с частотой, пропорциональной входному сигналу, причем благодар установке начального состо ни первый импульс на выходе 3 блока 1 по вл етс в конце первого периода следовани импульсов блока 1. Блок 5 с момента начала запуска формирует на разр дных выходах импульсы через интервалы времени Т по следующему законуWhen the trigger signal arrives on the trigger bus 7, a signal synchronized by clock pulses and triggering block 1 appears on the first output of block 6, and a signal resetting block 5 and counting trigger 4 to the zero state and setting to initial state block 1. In this case, the block begins to generate at the output 3 pulses with a frequency proportional to the input signal, and due to setting the initial state, the first pulse at the output 3 of block 1 appears at the end of the first period of the pulses 1. Single unit 5 from the beginning of startup to discharge generates outputs pulses at intervals of T in the following manner

т t

где N - разр дность выходного двоичного кода;where N is the output binary code size;

m - номер разр да, соответствующий номеру разр дного выхода блока 5, на котором формируетс импульс через интервалm is the number of the discharge corresponding to the number of the discharge output of block 5, on which the pulse is formed through the interval

т ) полное врем преобразовани .t) total conversion time.

Импульсы с выхода блока 1 вызывают изменени состо ни счетного триггера 4, которое анализируетс с помощью элемента ИЛИ ТО и элемента И 9 в конце временных интервалов, Т. Состо ни , в которых находитс счетный триггер 4 в конце каждого измерительного интервала Т, дают значени соответствующих разр дов выходного кода устройства в последовательном коде. При этом импульсы, соответствующие концу каждого временного интервала Т, поступают на шину 11,The pulses from the output of block 1 cause changes in the state of the counting trigger 4, which is analyzed using the element OR OR and the element 9 at the end of time intervals, T. The states in which the counting trigger 4 occurs at the end of each measuring interval T give the values of bits of the output code of the device in sequential code. When this impulses corresponding to the end of each time interval T, arrive at the bus 11,

дава внешнему устройству сигнал разрешени считывани . При этом благодар синхронизации запуска блока 1 и установке его начального состо ни giving the external device a read enable signal. In this case, due to the synchronization of the launch of block 1 and the setting of its initial state

исключаетс случайность фазы импульсов на выходе 3 блока 1, в результате чего исключаютс их случайные попадани в интервалы времени Т, не соответствзгющие результату преобразовани . Частота мпyльcoв блока 1 при максимальном выходном сигнале выбираетс равной 2 -1/Тг,р, а полный интервал преобразовани Т выбираетс равнымthe randomness of the phase of the pulses at the output 3 of the block 1 is eliminated, as a result of which they are accidentally hit in time intervals T that do not correspond to the result of the transformation. The frequency of the mp3 of block 1 at the maximum output signal is chosen equal to 2 -1 / Tr, p, and the full conversion interval T is chosen equal to

т -. tt -. t

J-.np L,J-.np L,

где t - период тактовых импульсов.where t is the period of clock pulses.

Таким образом, благодар предлагаемым отличи м в сравнении с базовь1м объектом достигаетс расширение функциональных возможностей, заключающеес в следующем: обеспечиваетс получение выходного сигнала в виде последовательного кода; считываниеThus, due to the proposed differences in comparison with the base object, the functionality is expanded as follows: the output signal is obtained in the form of a sequential code; reading

выходного кода может быть начато со старших разр дов непосредственно после начала преобразовани (в базовом объекте только после окончани полного цикла преобразовани ).the output code can be started from the higher bits immediately after the start of the conversion (in the base object only after the end of the full conversion cycle).

Технико-экономический эффект при применении предлагаемого устройства в цифровых системах обработки измерительной информации, обусловленньй вышеуказанными преимуществами, заключаетс в возможности упрощени и снижени стоимости системы за счет исключени отдельного преобразовател параллельного кода в последовательный , а также в возможности повьшени The technical and economic effect of applying the proposed device in digital measurement information processing systems, due to the above advantages, is the possibility of simplifying and reducing the cost of the system by eliminating a separate parallel-to-code converter, as well as the possibility of increasing

скорости обработки информации за счет снижени времени от начала преобразовани до приема информации центральным процессором системы.information processing speeds by reducing the time from the start of the conversion to receiving the information by the central processor of the system.

Claims

ANALOG-DIGITAL CONVERTER containing a voltage to frequency conversion unit, the first input of which is connected to the input bus, the second input is connected to the output of the clock pulse generator and the first input of the control unit, and the third input is connected to the first output of the control unit, the second input of which is connected to launch bus, characterized in that, in order to expand the functionality, a counting trigger, an AND element, an OR element, and a time interval generating unit, the first input of which is connected to the output, are introduced into it m clock pulse generator, the second input - to a third output of the control unit, the first counting trigger input and a fourth input voltage conversion unit to frequency, the first output -. with the third input of the control unit, and the second outputs with the inputs of the OR element, the output of which is connected to the first output bus and the first input of the And element, the second input of which is connected to the output of the counting trigger, and the output - with the second output bus, the second input of the counting trigger connected to the output of the voltage to frequency conversion unit.

SU., „110