SU1508280A1

SU1508280A1 - Преобразователь уровн дл усилител считывани

Info

Publication number: SU1508280A1
Application number: SU874351777A
Authority: SU
Inventors: Михаил Павлович Сахаров; Михаил Овсеевич Ботвиник
Original assignee: Организация П/Я А-3106
Priority date: 1987-11-24
Filing date: 1987-11-24
Publication date: 1989-09-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при создании полупроводниковых интегральных схем. Целью изобретени вл етс повышение быстродействи преобразовател уровн . Преобразователь уровн дл усилител считывани содержит элементы задани режима на резисторах 1, 2, 3, нагрузочные элементы на транзисторах 6, 7, токозадающие элементы на транзисторах 8,9, информационные входы 10,11, информационные выходы 12, 13, шину 14 питани , шину 15 нулевого потенциала. Оптимальное перераспределение паразитных емкостей токозадающих транзисторов позвол ет уменьшить паразитные емкости на выходах преобразовател с одновременным форсированием перезар да этих узлов, что существенно увеличивает его быстродействие. 1 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано при создании полупроводниковых интегральных схем,

Целью изобретени вл етс повышение быстродействи преобразовател уровн .

На чертеже представлена принципиальна схема предлагаемого преобразовател уровн .

Преобразователь уровн дл усилител считьшани содержит элементы задани режима на резисторах 1-3, нагрузочные элементы на транзисторах 4, 5, усилительные элементы на транзисторах 6, 7, токозадающие элементы на транзисторах 8, 9, информационные бходы преобразовател уровн 1П, 11

щего в режиме источника опорного напр жени зеркала, а также дл повышени точности поддержани симметрии

, плеч путем переключени основной 5 f

части базового, тока, ведомого плеча

в пшну питаний через нагрузочные транзисторы 4 и 5, мину нагрузочный резистор плеча, работающего в режиме Q источника опорного напр жени .

Резистор 3 служит дл задани минимального рабочего тока транзисторов 8 и 9, необходимых дл поддержани стабильного значени уровней

15

1 на выходах преобразовател во

всем диапазоне рабочих температур.

Таким образом, оптимальное перераспределение паразитных емкостей токозадающих транзисторов позволило и информационные выходы 12, 13, тина 20 уменьшить паразитные, емкости на вы- 4 питани , шина 15 нулевого потен- ходах преобразовател с одновременным форсированием перезар да этих . узлов, что существенно увеличивает

циала.

Преобразователь уровн дл усилител считывани работает следзпощим образом,

Когда на входе 10 уровень входного сигнала равен 1, а на входе 11 - О, ток в обоих плечах преобразовател определ етс током на транзисторах 4, 6, 8 в резисторе 1, в этом случае транзистор 9 включен, что приводит к тому, .что напр жение на базе транзистора б задает аналогичный ток в цепи транзистора 7. Так как нагрузка в коллекторах транзисторов 6.и 7 одинакова, на транзисторе 5,-резисторе 2 выдел етс напр жение , аналогичное напр жению на транзисторе 4 и резисторе 1, Поэтому напр жение на вьгходе 13 меньше , чем напр жение на выходе 12, на величину разности выходных ЭСЛ- уровней О и 1, В этом случае выходное напр жение на выходе 12 равно сумме напр жений на переходах база.- эмиттер транзисторов 6и 8,;

При смене входных напр жений включение транзистора 9 существенно ускор етс , т.е., во-первых, уменьшаетс емкость выхода 13 относительно шин 15 и 14, а во-вторых, про- : цесс перезар да- выхода 13 ускор етс дополнительным током, током зар да паразитной емкости коллектор - база. Выключение же транзистора 8 аналогичным образом ускор етс ., ,

Транзисторы 8 и 9 - токозадающие транзисторы, служащие дл переключени плеч и выбора плеча, работаю-.

его быстродействие.

25

Claims

Формула изобретени

Преобразователь уровн дл усилител считывани , содержащий три элемента задани режима на резисто30 pax, два нагрузочных элемента на тр анзисторах, два усилительных элемента на транзисторах и два токозадающих элемента на транзисторах, базы транзисторов нагрузочных элементов

25 вл ютс информационными входами преобразовател уровн , коллекторы подключены к шине питани , а эмиттеры соединены соответственно с первыми выводами резисторов первого и-вто40 рого элементов задани режима, другие выводы которых вл ютс информационными выходами преобразовател уровн , эмиттеры транзисторов усилительных элементов и один вьшод

45 резистора третьего элемента задани режима подключены к тине нулевого потенциала, второй вьшод резистора третьего элемента задани режима, базы транзисторов усилительных элементов и эмиттеры транзисторов усилительных элементов объединены, коллекторы транзисторов усилительных элементов соединены с соответствующими базами транзисторов токозадаюгс щих элементов и вторыми выводами резисторов первого и второго элементов задани режима, отличающийс тем, что, с целью повышени быстродействи преобразовател 50

щего в режиме источника опорного напр жени зеркала, а также дл повышени точности поддержани симметрии

плеч путем переключени основной f

части базового, тока, ведомого плеча

в пшну питаний через нагрузочные транзисторы 4 и 5, мину нагрузочный резистор плеча, работающего в режиме источника опорного напр жени .

Резистор 3 служит дл задани минимального рабочего тока транзисторов 8 и 9, необходимых дл поддержани стабильного значени уровней

1 на выходах преобразовател во

его быстродействие.

Формула изобретени

Преобразователь уровн дл усилител считывани , содержащий три элемента задани режима на резисто0 pax, два нагрузочных элемента на тр анзисторах, два усилительных элемента на транзисторах и два токозадающих элемента на транзисторах, базы транзисторов нагрузочных элементов

5 вл ютс информационными входами преобразовател уровн , коллекторы подключены к шине питани , а эмиттеры соединены соответственно с первыми выводами резисторов первого и-вто0 рого элементов задани режима, другие выводы которых вл ютс информационными выходами преобразовател уровн , эмиттеры транзисторов усилительных элементов и один вьшод

5 резистора третьего элемента задани режима подключены к тине нулевого потенциала, второй вьшод резистора третьего элемента задани режима, базы транзисторов усилительных элементов и эмиттеры транзисторов усилительных элементов объединены, коллекторы транзисторов усилительных элементов соединены с соответствующими базами транзисторов токозадаюс щих элементов и вторыми выводами резисторов первого и второго элементов задани режима, отличающийс тем, что, с целью повышени быстродействи преобразовател 0

515082806

уровн , в Нем коллектор транзистора тор транзистора второго токодадаю- первого токозадающего элемента сое- щего элемента соединен с эмиттером динен с эмиттером транзистора перво- транзистора второго нагрузочного эле- го нагрузочного элемента, а крллек- лента.