SU1300632A1 - Эмиттерный повторитель - Google Patents

Abstract

Изобретение относитс  к радиотехнике . Цель изобретени  - увеличение быстродействи  за счет уменьшени  входной емкости. Эмиттерный повторитель ( 311} содержит четыре транзистора ( Т) -4 и источник посто нного тока 5. Входное напр жение ЭИ повтор етс  на эмиттерах Т 1 и 2 противоположной структуры. Эти напр жени   вл ютс  управл ющими дл  Т 3, и 4, повтор ютс  на их эмиттерах и соответственно на коллекторах Т 1 и 2. Вследствие зтого емкости коллекторов Т 1 и 2 модулируютс  не источником входного сигнала, а Т 3 и 4, включенными по схеме с общим коллек- тором. Цель достигаетс  введением Т 3 и 4 противоположной структуры. 1 ил.

Description

1 :13

Изобретение относитс  к радиотехнике и может использоватьс  в радиоэлектронной аппаратуре различного назначени , в частности во входньгх каскадах операционных усилителей.

Цель изобретени  - повышение быстродействи  за счет уменьшени  вхо- ной емкости.

На чертеже представлена принци

пиальна  электрическа  схема эмиттер- 10 кость эмиттерного повторител ) , что кого повторител .

Эмиттерный повторитель содержит первый 1, второй 2, третий 3, четвертый 4 транзисторы, источник 5 посто нного тока.

Эмиттерный повторитель работает следующим образом.

Ток источника 5 посто нного тока выбираетс  равным среднему току,

весьма важно, например, в случае применени  его в качестве входного каскада операционного усилител .

Claims (2)

15 Формула изобретени 

Эмиттерный повторитель, содержащи первый и второй транзисторы противоположной структуры, базы которых

потребл емому нагрузкой, котора  под-20 объединены и  вл ютс  входом эмит- ключаетс  к выходу эмиттерного повторител . Поэтому, через первый и второй транзисторы 1 и 2 протекают приблизительно равные токи, вследствие чего их базовые токи вычитаютс , так как эти транзисторы противоположного типа проводимости. Входное напр жение эмиттерного повторител  повтор етс  на эмиттерах первого и второ25

терного повторител , причем эмиттер первого транзитора  вл етс  выходом эмиттерного повторител , а эмиттер второго транзистора через источник тока подключен к соответствующей шине источника питани , о т л и ч а ю- щ и и с   тем, что, с целью увеличени  быстродействи  за счет уменьшени  входной емкости, введены треГо транзисторов 1 и

2. Эти напр жени  тий и четвертый транзисторы противо вл ютс  управл ющими дл  третьего и четвертого транзисторов 3 и 4, повтор ютс  на их эмиттерах и соответственно на коллекторах первого и второго транзисторов I и 2.

Вследствие этого емкости коллекторов первого и второго транзисторов I и 2 модулируютс  не источником входного сигнала, а третьим и четвертым транзисторами 3 и 4, включен- 40 тора, а эмиттер с коллектором вто- ными по схеме с общим коллектором. рого транзистора.

Редактор И.Сегл ник

Составитель Н.Дубровска  Техред А.Кравчук Корректор И.Муска

Заказ 1160/56 Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

Поэтому эквивалентна  емкость предлагаемого эмиттерного повторител  в

р раз MeHbDie, чем у известного эмиттерного повторител  ( - коэффициент усилени  по току используемых транзисторов 3 и 4) .

Использование предлагаемого эмиттерного повторител  позвол ет увеличить быстродействие уменьшив емкость эмиттерного повторител ) , что

кость эмиттерного повторител ) , что

весьма важно, например, в случае применени  его в качестве входного каскада операционного усилител .

Формула изобретени 

Эмиттерный повторитель, содержащий первый и второй транзисторы противо положной структуры, базы которых

объединены и  вл ютс  входом эмит-

терного повторител , причем эмиттер первого транзитора  вл етс  выходом эмиттерного повторител , а эмиттер второго транзистора через источник тока подключен к соответствующей шине источника питани , о т л и ч а ю- щ и и с   тем, что, с целью увеличени  быстродействи  за счет уменьшени  входной емкости, введены треположной структуры, включенные по схеме с общим коллектором, причем база третьего транзистора той же структуры, что и первый, соединена с эмиттером второго транзистора, а эмиттер - с коллектором первого транзистора , база четв ертого транзистора той же структуры, что и второй, соединена с эмиттером первого транзис