SU1499450A1 - Устройство задержки серий импульсов - Google Patents
Устройство задержки серий импульсов Download PDFInfo
- Publication number
- SU1499450A1 SU1499450A1 SU874323979A SU4323979A SU1499450A1 SU 1499450 A1 SU1499450 A1 SU 1499450A1 SU 874323979 A SU874323979 A SU 874323979A SU 4323979 A SU4323979 A SU 4323979A SU 1499450 A1 SU1499450 A1 SU 1499450A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- valve
- trigger
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Устройство может быть использовано дл программно-измен емой задержки серий импульсов при необходимости обеспечени задержки на врем , в несколько раз превышающее длительность входной серии. Цель изобретени - сокращение аппаратных затрат при одновременном расширении возможностей программного управлени - достигаетс за счет введени в состав устройства третьего вентил 5, второго счетчика 7, двух блоков 9 и 10 формировани кодов и формировател 11. Кроме того, в состав устройства вход т триггеры 1 и 2, вентили 3 и 4, счетчик 6, регистр 8 сдвига. Исключение из состава устройства - прототипа дешифратора, объем которого резко возрастает с увеличением диапазона задержек серий импульсов и уменьшением дискретности задержки, позвол ет обеспечить более широкие возможности программного управлени задержкой серий импульсов при меньших аппаратных затратах. 1 ил.
Description
Тактовый В)(од
;|4
4
СО
4
сл
Изобретение относитс к имлульсной технике и может использоватьс в устройствах регулируемой временной задержки серий импульсных сигналов при необходимости обеспечени задержки на врем , в несколько раз превышающее длительность входной серии.
Цель изобретени - сокращение аппаратных затрат при одновременном расширении возможностей программного управлени .за счет введени в состав устройства третьего вентил , второго счетчика, формировател и двух блоков формировани кодов,
На чертеже изображена структурна схема устройства задержки серий импульсов .
Устройство содержит первый 1 и второй 2 триггеры, первый 3, второй 4 и третий 5 вентили, первый 6 и второй 7 счетчики, регистр 8 сдвига, первый 9 и второй 10 блоки формировани кода и формирователь 11.
Первый вход первого 1 триггера соединен с входом регистра 8 сдвига и подключен к входу устройства. Первые входы второго 4 и третьего 5 вентилей подключены к тактовому входу устройства. Выходы первого 3 и второго 4 вентилей подключены к счетному входу первого 6 счетчика и тактовому входу регистра 8 сдвига соответственно . Второй вход первого 3 вентил и вход формировател 11 подключены к первому выходу первого триггера 1, второй вход второго вентил 4 - к выходу второго триггера 2, первый вход первого вентил 3 - к выходу второго вентил 4, второй вход третьего вентил 5 - к второму выходу второго триггера 2. Выход третьего вентил 5 соединен со счетным входом второго счетчика 7, установочный вход которого соединен с первым вхо- дом второго триггера 2 и подключен к выходу первого счетчика 6. Первый 6 и второй 7 счетчики соединены соответственно с первым 9 и вторым 10 блоками формировани кода. Вторые входы первого 1 и второго 2 триггеро соединены и подключены к выходу второго счетчика 7. Выход формировател 11 соединен с установочным входом первого 6 счетчика. Выход регистра 8 сдвига вл етс выходом устройства.
Устройство работает следующим образом .
Перед началом работы, после включени источника питани , импульс
c
0
5 Q - 0 5
5
0
сброса устанавливает в исходное состо ние регистр 8 сдвига, первый 1 и второй 2 триггеры (входы установки в исходное состо ние элементов устройства не показаны).
Первый 6 и второй 7 счетчики наход тс в произвольном состо нии и не считают, так как первый 3 и третий 5 вентили закрыты,- и не пропускают тактовые импульсы на их счетные входы. Второй 4 вентиль открыт и через него на тактовый вход регистра 8 сдвига поступают тактовые сигналы,
В момент, поступлени на вход устройства входного сигнала в виде серии имйульсов по переднему фронту первого импульса серии триггер 11 переключаетс и на его выходе по вл етс уровень 1, разрешающий прохождение импульсов тактовой частоты через первый вентиль 3 на счетный вход первого счетчика 6, который переходит в режим непрерьшного счета тактовых импульсов . Одновременно передним фронтом триггер 1 запускает формирователь 11, который формирует импульс определен- , ной длительности, которым производитс запись кода N, имеющегос в блоке 9 формировани кода j в первый счет- .чик 6. Код N определ етс исход из- разр дности регистра 8 сдвига, Счетчик 6 считает поступающие на его вход сигналы до момента переполнени , после чего на его выходе по вл етс сигнал Переполнение 1, которым второй триггер 2 устанавливаетс в единичное состо ние (т.е, на выходе Q этого триггера будет уровень логической 1), Это приводит к тому, что поступление тактовых сигналов на тактовый вход регистра 8 сдвига прекращаетс (т.е. процесс записи входной информации в регистр сдвига закончилс ), так как второй вентиль 4 закрьшс , а на счетный вход второго счетчика 7 начинают поступать тактовые импульсы через открытый третий вентиль 5. Таким образом, устройство переходит в режим формировани времени хранени информации в регистре 8 сдвига. Одновременно с установкой второго триггера 2 в единичное состо ние сигналом Переполнение 1 производитс запись кода Р, имеющегос в блоке 10 формировани кода и определ ющего врем задержки , во второй счетчик 7, который считает импульсы до момента переполнени , после чего: на его выходе по вл етс сигнал Переполнение 2, которым первый 1 и второй 2 триггеры возвращаютс в исходное состо ние. Поступающие через второй вентиль 4 тактовые импульсы производ т считывание из регистра 8 сдвига записанной туда ранее информации.
Врем задержки Т,ад информации определ етс формулой
Т
ьо -Тадп
ап
- врем записи в регистр 8
сдвига;
р - врем хранени информации в регистре 8 сдвига.
зол
МС-;
Т,р Р, М - число разр дов регистра
сдвига;
р - код времени хранени ; € - период следовани тактовых импульсов.
Введенные отличи позвол ют исключить из состава известного устройства дешифратор, объем которого резко возрастает с увеличением диапазон задержек серий импульсов и уменьшением дискретности задержки. Это позвол ет обеспечивать более широкие возможности программного управлени устройства задержки серий импульсов при меньших аппаратных затратах. Кроме того, предлагаемое устройство по сравнению с известным обеспечивает возможность одновременной записи новой и считывани ранее записанной информации в регистр сдвига, что при прочих равных услови х позвол ет обеспечивать задержку серий импульсов , следующих с более высокой частотой повторени серий.
0
5
0
5
0
5
0
Claims (1)
- Формула изобретени Устройство задержки серий импульсов , содержащее первый и второй триггеры , первый и второй вентили, первый счетчик и регистр сдвига, информационный вход которого соединен с входом устройства и первым входом первого триггера, выход которого соединен с первым входом первого вентил , выход которого соединен со счетным входом первого счетчика, выход второго вентил соединен с тактовым входом регистра сдвига, выход которого вл етс выходом устройства,- первый вход второго вентил соединен с тактовым входом устройства, а его второй вход - с выходом второго триггера , отличающеес тем, что, с целью сокращени аппаратных затрат при одновременном расширении возможностей программного управлени , в него введены формирователь, вход которого соединен с выходом первого триггера, а выход - с входом установки первого счетчика, второй счетчик, первый и второй блоки формировани кода и третий вентиль, первый вход которого соединен с тактовым входом устройства, второй вход - с вторым выходом второго триггера, а выход - со счетным входом второго счетчика, установочный вход которого соединен с первым входом второго триггера и выходом первого счетчика, второй вход первого вентил соединен с выходом второго вентил , информационные входы первого и второго счетчиков соединены соответственно с выходами первого и второго блоков формировани кодовр выход второго счетчика соединен с вторыми входами первого и второго триггеров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874323979A SU1499450A1 (ru) | 1987-11-02 | 1987-11-02 | Устройство задержки серий импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874323979A SU1499450A1 (ru) | 1987-11-02 | 1987-11-02 | Устройство задержки серий импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1499450A1 true SU1499450A1 (ru) | 1989-08-07 |
Family
ID=21334609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874323979A SU1499450A1 (ru) | 1987-11-02 | 1987-11-02 | Устройство задержки серий импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1499450A1 (ru) |
-
1987
- 1987-11-02 SU SU874323979A patent/SU1499450A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 760423, кл. Н 03 К 5/13, 1977. Авторское свидетельство СССР 1077046, кл. Н 03 К 5/13, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1499450A1 (ru) | Устройство задержки серий импульсов | |
SU1524167A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU746880A1 (ru) | Генератор серий импульсов | |
SU1274126A1 (ru) | Управл емый генератор импульсных последовательностей | |
SU1238067A1 (ru) | Генератор потоков случайных событий | |
SU1411773A1 (ru) | Устройство дл исследовани графов | |
SU1420648A1 (ru) | Формирователь импульсных последовательностей | |
SU894844A1 (ru) | Устройство дл формировани серии импульсов | |
SU1439748A1 (ru) | Шифратор | |
SU1750036A1 (ru) | Устройство задержки | |
SU1550503A1 (ru) | Устройство дл формировани синхросигналов | |
SU1187259A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
SU1524037A1 (ru) | Устройство дл формировани синхроимпульсов | |
SU758498A1 (ru) | Формирователь длительности импульсов | |
SU1552365A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU1242845A1 (ru) | Способ измерени сдвига фаз | |
SU1112542A1 (ru) | Устройство дл задержки пр моугольных импульсов | |
SU418860A1 (ru) | ||
SU902234A1 (ru) | Устройство дл расширени интервалов времени | |
SU1716535A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1019637A1 (ru) | Счетное устройство | |
SU1383463A1 (ru) | Устройство дл формировани серии импульсов | |
SU1123032A1 (ru) | Числоимпульсный квадратор | |
SU875608A1 (ru) | Устройство программируемой задержки импульсов |