SU1499441A1 - Цифровой генератор многочастотного сигнала - Google Patents

Abstract

Изобретение может быть использовано дл  синтеза аналоговых сигналов цифровым методом. Цель изобретени  - повышение стабильности работы за счет повышени  стабильности фазовой синхронизации формируемых частотных сигналов, котора  достигаетс  за счет введени  N блоков 4 синхронизации, осуществл ющих синхронизацию моментов начала формировани  частотных сигналов в N цифровых синтезаторах 3 с моментами по влени  импульсов на выходе N-1 блоков 5 сравнени , с тактовыми импульсами на выходе генератора 1 тактовых импульсов и с моментом смены кода в датчике 2 кода частоты. С помощью введенных N-1 регистров 6 кодов задержек осуществл етс  программирование длительностей задержек. Устройство также содержит N аттенюаторов 8, сумматор 9, фильтр 10 нижних частот. 2 ил.

Description

1

I

...

3F

. ч

г; гтп

цгШ ш

Л

L

J

TIL

т

Ш ш

Л

L

J

TIL

(Л

С

гтп s

4

СО

со

4ib 4

3149944

тотных сигналов, котора  достигаетс  за счет введени  N блоков 4 синхронизации , осуществл ющих синхронизацию моментов начала формировани  с частотных сигналов в N цифровых синтезаторах 3 с моментами по влени  импульсов на выходе N-1блоков 5 сравнени , с тактовыми импульсами на вы

Изобретение относитс  к радиотехнике может быть использовано дл  синтеза аналоговых сигналов цифровым мет тодом,в частности в аппаратуре, предназначенной дл  имитации многочастот-- ных сигналов, .

Целью изобретени   вл етс  повыше- ние стабильности работы цифрового генератора многочастотного сигнала за счет повышени  стабильности фазовой синхронизации формируемых частотных сигналов.

На.фиг. 1 представлена функцио-- нальна  схема цифрового генератора многочастотного сигнала; на фиг. 2 - функциональна  схема блока синхрони3ации .

Цифровой генератор многочастотного сигнала содержит генератор 1 тактовых импульсов, датчик 2 кода частоты , цифровые синтезаторы 3,

4синхронизации, блоки 5 сравнеют , регистры 6 кодов задержек, делитель

7, аттенюаторы 8, сумматор 9, фильтр 10 нижних частот (ФНЧ).

Выход генератора 1 тактовых им

пульсов соединен с первыми входами

цифровых синтезаторов 3, блоков 4 синхронизации и входом делител  7, первьй выход которого соединен с вторым входом первого блока 4 синхронизации . Второй выход делител  7 сое- динен с первыми входами блоков 5 сравнени , с вторыми входами которых соединены выходы соответствующих регистров 6 кодов задержек. Выходы блоков 5 сравнени  соединены с соответствующими вторьши входами блоков 4 синхронизации, третьи входы которых объединены и соединены с входом синхронизации датчика 2 кода частоты, выход которого соединен с вторыми входами цифровых синтезаторов 3, третьи входы которых соединены с соответствующими выходами блоков 4 синхронизации. Выходы цифровых син

1 . 4

ходе генератора 1 тактовых импульсов и с моментом смены кода в датчике 2 кода частоты. С помощью введенных N-1 регистров 6 кодов задержек осуществл етс  программирование длительностей задержек. Устройство также содержит N аттенюаторов 8, сумматор 9, фильтр 10 нижних частот. 2 ил.

5

5

0

0

5

0

5

тезаторов 3.соединены с соответствую- щими входами сумматора 9, выход которого соединен с фильтром 10 нижних частот. Цифровой синтезатор 3 содержит накопительный сумматор 11, посто нное запоминающее устройство (ПЗУ) 12, цифроаналоговый преобразователь (ДАЛ) 13.

Вход синхронизации накопительного сумматора 11  вл етс  первым входом цифрового синтезатора 3, второй вход которого  вл етс  информационным входом накопительного сумматора 11, вход установки в нуль которого  вл етс  третьим входом накопительного сумматора 11, выход которого соединен с входом ПЗУ 12, выход которого соединен с ЦДЛ 13, выход которого  вл етс  выходом цифрового синтезатора 3.

Блок 4 синхронизации (фиг. 2) содержит триггеры 14-16. D-.вход триггера 14 соединен с источ1га ком напр жени  логической 1, Пр мой выход триггера 14 соединен с D-входом триггера 15, пр мой выход которого соединен с D-входом триггера 16, пр -. мой выход триггера 16 соединен с входами предустановки триггеров 14 и 15. Тактовые входы триггеров 16, 15 и 14  вл ютс  соответственно первым, вторым и третьим входами блока 4 синхронизации .

Цифровой генератор многочастотного сигнала работает следующим образом.

Формируетс  многочастотный сигнал, который представл ет собой сигнал большой длительности (единицы секунд ) , которьй состоит из последовательности частотных посылок (длительностью дес тки миллисекунд) несущие частоты которых  вл ютс  гармо1шк - ми опорных строб-импульсон, следующих с частотой FtioBT. Начальные фазы частотных посыпок измен ютс  пропор u

ционально частоте частотных посьток и в моменты, определ емые приходом опорных строб-импульсов, должны быть равны нулю. Это требование должно выполн тьс  посто нно при вьфаботке всех частотных посьток.

Предлагаемый цифровой генератор много шстотного сигнала состоит из р да цифровых синтезаторов 3, один из которых  вл етс  ведущим. На информационные входы накопительных сумматоров 11 всех синтезаторов поступает код, записанный в датчик 2 кода частоты, и, таким образом, вырабатываемые синтезаторами частоты также равны. На выходе накопительных сумматоров 11 формируютс  линейно нарастающие пилообразные значени  кодов, которые измен ютс  в пределах 0-2 (п - число двоичных разр дов накопительного сумматора) и служат дл  адресации ПЗУ 12, с помощью которого линейно нарастаюпще значени  кодов на его адресных шинах преобра- зуютс  в коды, соответствующие кодам требуемой формы выходного сигнала . ЦАП 13 двоичные значени  кодов преобразует в соответствующие напр жени .

Таким образом, на выходе каждого синтезатора 3 частоты вырабатываетс  напр жение с частотой , равной

Ci

F

тти

51 2где , - частота генератора 1; Kj - код числа, записанный в

датчик 2 кода частоты, определ ющий частоту текущей посылки многочастотного сигнала.

Смена частотных посыпок производитс  путем записи в датчик 2 кода частоты очередного значени  Kj с помощью импульса записи, подаваемого извне, и при этом каждый раз осуществл етс  прив зка начальных фаз частотных посылок.

Рассмотрим работу цифрового генератора при смене частотных посылок на примере ведущего цифрового синтезатора 3.

Импульс записи, который записывает очередной код в датчик 2 кода частоты , одновременно запоминаетс  блоком 4 синхронизации.

994Д1

Делитель 7 из импульсов генератора 1 вырабатывает последовательность импульсов Fnog, с периодом, равным периоду повторени  опорных строб-импульсов , которые поступают на второй вход блока 4 синхронизации. С поступлением первого же импульса из последовательности F(,gg , если блок 4

10 синхронизации был предварительно

установлен импульсом записи в датчик 2 кода частоты, он вьфабатывает импульс , по длительности равный периоду следовани  импульсов генератора

15 1 и срабатьтаетс  до прихода следующего импульса записи в датчик 2 кода частоты. Подробно описание блока 4 синхронизации приведено ниже. Полученный импульс сбрасывает накопитель . ньш сумматор 11 ведущего цифрового синтезатора 3 в ноль, таким образом, осуществл етс  прив зка по фазе при смене частоты посылки к импульсам . Ведущий цифровой синтезатор 3

25 имитирует основной луч многочастотного сигнала.

Последующие (ведомые) цифровые синтезаторы имитируют дополнительные лучи сигнала при многолучевых

30 каналах св зи, которые задержаны на врем  &tj относительно ведущего цифрового синтезатора 3 (в дальнейшем групповое запаздывание сигнала). Вырабатываемые ими напр жени  по часто25 те равны частоте ведущего цифрового синтезатора 3, но имеют различные фазовые сдвиги дл  всех частот сигнала , которые равны

20

40

F,:- -у

0

i.tj

где - сдвиг фаз между напр жени ми частотных посылок ведомого и ведущих синтеза- 5торов;

- текуща  частота посылки многочастотного сигнала; - врем  задержки сигнала ведомых цифровых синтезаторов 3 относительно ведущего. Работа ведомых цифровых синтезаторов 3 аналогична работе ведущего синтезатора, исключа  момент прив зки , который дл  каждого из синтеза- (- торов задаетс  кодом, записываемым в регистр 6 кода задержки и опреде- л кщим групповое запаздывание дл  всех частот вырабатываемого данным синтезатором напр жени  сигнала отнссительно ведутдего цифрового синтезатора 3. Прив зка этих цифровых синтезаторов 3 происходит следующим образом . Поразр дно выходы делител  7 соединены с блоками 5 сравнени , на вторые входы которых поступают соответствующие разр ды с регистров 6 кода задержек. Задава  в регистры 6 кода задержек различные значени  на выходе блока 5 сравнени  можно получать импульсы, заниманпцие любые промежуточные значени  между импульсами повт Делител  7, временное положение которых и характеризует групповое врем  запаздывани  дл  частотных посылок сигнала соответствующего луча, Далее импульсы с блока 5 сравне1ШЯ поступают на соответствующие блоки 4 синхронизации, работа которых анапо- гична работе блока 4 синхронизации ведущего цифрового синтезатора 3.

На выходе каждого 1 фрового синтезатора 3 установлен аттенюатор 8,с помощью которого можно задавать требуемую величину напр жени  соответст- вук цего луча. Сумматор 9 формирует суммарный сигнал, которьй через фильтр 10 нижних частот поступает на вьгход устройства.

I Блок 4 синхронизации (фиг. 2)

работает следующим образом.

Задним фронтом импульса записи в датчик 2 кода частоты триггер 14 переходит в единичное состо ние. Зад ним фронтом импульса . триггер

15переходит в единичное состо ние, Задним фронтом импульса триггер

16также переходит в единичное состо ние , формиру  передний фронт выходного импульса, который сбрасывает в исходное состо ние триггеры 14 и 15. На D-входе триггера 1б таким образом устанавливаетс  положение

.

логического О, и следующий задний

r л

5

ГТЦ

устанавливает

0

5

0

5

фронт импульса F

триггер 16 в исходное состо ние. Таким образом, на выходе триггера 16 формируетс  импульс, по длительности равный периоду следовани  импульсов частотой РГТИ которьй обнул ет накопительные сумматоры 11 цифровых синтезаторов 3 iacTOT.

Claims (1)

1. Формула изобретени 

   Цифровой генератор многочастотного сигнала, содержащий генератор тактовых импульсов, выход которого соединен с,первыми входами N цифровых синтезаторов, вторые входы которых соединены с выходом датчика кода частоты , выходы N цифровых синтезаторов через соответствующие N аттенюаторов соединены с входами сумматора, выход которого соединен с входом фильтра нижних частот, отли чающий - с   тем, что, с целью повышени  стабильности работы, в него введены делитель,N блоков синхронизавди, (N-1) блоков сравнени , (N-1) регистров кодов задержки, причем вход делител  соединен с входом генератора тактовых импульсов и первыми входами N блоков синхронизации, выходы которых соединены с соответствующими третьими входами N цифровых синтезаторов ., первый выход делител  соединен с вторым входом первого блока синхронизации , а вторые входы (N-1) блоков синхронизации соединены с соответст- вуклцими выходами (N-1) блоков сравнени , первые входы которых соединены с вторым выходом делител , вто- . рые входы (N-1) блоков сравнени  соединены с. соответгч вукйцими выходами (N-1) регистров кодов задержек, :третьи входы N блоков синхронизации объединены и соединены с- входом дат- чика кода.частоты,

   14

   (Лмп. записи

   и

   поВт. 15

   гтн

   16

   Фие.2