SU1488803A1 - Дешифрирующее устройство с контролем - Google Patents
Дешифрирующее устройство с контролем Download PDFInfo
- Publication number
- SU1488803A1 SU1488803A1 SU874318254A SU4318254A SU1488803A1 SU 1488803 A1 SU1488803 A1 SU 1488803A1 SU 874318254 A SU874318254 A SU 874318254A SU 4318254 A SU4318254 A SU 4318254A SU 1488803 A1 SU1488803 A1 SU 1488803A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- selector
- multiplexer
- output
- group
- decoder
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении высоконарезных автоматов. Цель изобретения - повышение достоверности контроля устройства. С помощью селекторов-мультиплексоров 4,5 на ин2
формационный выход 9 дешифрирующего устройства через коммутатор 7 пропускаются сигналы с выходов групп основного дешифратора 2 или дублирующего дешифратора 3. Контроль за появлением на выходах группы основного дешифратора 2 более одного сигнала.осуществляется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Управление работой коммутатора 7 осуществляется сигналом с выхода первого селектора-мультиплексора 4 и сигналом с выхода элемента'
ИЛИ-НЕ 8. Эти же сигналы подключены соответственно к первому и второму выходам 10,11 исправности дешифрирующего устройства. Коды на информацйон- с ныё входы дешифраторов 2,3 поступают " с информационного входа 1 дешифрирую- / щего устройства. 1 ил.
3
1488803
4
Изобретение относится к области '? автоматики и вычислительной техники и может быть использовано при построй ении высоконадежных автоматов.
Цель изобретения - повышение достоверности контроля устройства.
На чертеже приведена функциональная схема дешифрирующего устройства с контролем.
Устройство имеет информационный . вход 1, основной дешифратор 2, дублирующий дешифратор 3, селекторы-мультиплексоры 4 и 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, коммутатор 7, элемент ИЛИ-НЕ 8, информационный выход 9, первый и второй выходы 10 и 11.
Дешифрирующее устройство работает следующим образом.
На информационный вход 1 дешифрирующего устройства поступает двоичный код. При этом на одном из выходов основного дешифратора 2 появляется сигнал. Первый селектор-мультиплексор 4 передает на выход сигнал' только с информационного входа группы, соответствующего коду на его адресном входе. Поскольку на информационный вход основного дешифратора.
2 и адресный вход первого селектора-; мультиплексора 4 подается один и тот же код, то при правильной работе на первом выходе 10 исправности дешифрирующего устройства появляется , единичный сигнал, указывающий на то, что выход группы основного дешифратора 2, на котором появился сигнал, соответствует входному коду. Этот же сигнал пропускает через коммутатор 7 на информационный выход 9 дешифрирующего устройства сигналы с группы выходов основного дешифратора 2 .
Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 анализирует количество сигналов на выходах группы основного дешифратора 2. Если этих сигналов более одного, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 формируется сигнал, запирающий по стробирующему входу первый селектормультиплексор 4 и запрещающий прохождение сигнала на первый вход 10 исправности дешифрирующего устройст- . ва.
Дешифратор 3 и второй селектор-] мультиплексор 5 дублируют работу дешифратора 2 и первого селектора-мультиплексора 4 и транслируют через вторую группу информационных входов ком мутатора 7 на информационный выход 9 дешифрирующего устройства сигналы с группы выходов дублирующего дешифратора 3,'если на выходе первого селектора-мультиплексора 4 появится дигнал сбоя "Лог. 0". В случае, если на выходах селекторов-мультиплексоров 4 и 5 одновременно появятся сигналы сбоя "Лог.О", то на втором выходе 11 исправности устройства появится сигнал "Лог.1", который отключает коммутатор 7 и индицирует сбой , дешифрирующего устройства по основному и дублирующему каналам.
Таким образом, в случае сбоя основного дешифратора 2 или селекторамультиплексора 4 на информационном выходе 9 устройства поддерживается достоверная информация от дешифратора 3 , а в случае сбоя дешифратора 2 ' или селектора—мультиплексора 4 и дешифратора 3 или селектора-мультиплексора 5 коммутатор 7 отклоняется от информационного выхода 9 устройства .
Claims (1)
- Формула изобретенияДешифрирующее устройство с контролем, содержащее основной и дублирующий дешифраторы, первый селектор-мультиплексор, коммутатор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем информационные входы основного и дублирующего дешифраторов и адресный вход первого селектора-мультиплексора соединены с информационным входом дешифрирующего устройства, группы инверсных выходов основного и дублирующего дешифраторов соединены соответственно с первой 'и второй группами информационных входов коммутатора, выход которого является информационным выходом дешифрирующего устройства, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен со стробирующим входом первого селектора-мультиплексора, выход которого является первым выходом исправности дешифрирующего уст—/ройства, отличающееся * тем, что, с целью повышения достоверности контроля устройства, в него введены второй селектор-мультиплексор и элемент ИЛИ-НЕ, причем адресный вход второго селектора-мультиплексора подключен к информационному входу устройства, группа инверсных выходов основного дешифратора соеди5 1488803 6йена с группой информационных входов' мультиплексоров соединены с соответ·первого селектора-мультиплексора и группой входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, группа инверсных выходов дубли· рующего дешифратора соединена с группой информационных входов второго селектора-мультиплексора, выходы первого и второго селекторовствующими входами элемента ИЛИ-НЕ, выход которого является вторым выходом исправности дешифрирующего устройства, выходы первого селектора—г мультиплексора и элемента ИЛИ-НЕ соединены с группой управляющих входов коммутатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874318254A SU1488803A1 (ru) | 1987-10-19 | 1987-10-19 | Дешифрирующее устройство с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874318254A SU1488803A1 (ru) | 1987-10-19 | 1987-10-19 | Дешифрирующее устройство с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1488803A1 true SU1488803A1 (ru) | 1989-06-23 |
Family
ID=21332431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874318254A SU1488803A1 (ru) | 1987-10-19 | 1987-10-19 | Дешифрирующее устройство с контролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1488803A1 (ru) |
-
1987
- 1987-10-19 SU SU874318254A patent/SU1488803A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1488803A1 (ru) | Дешифрирующее устройство с контролем | |
SU868768A1 (ru) | Система дл решени задач математической физики | |
SU957277A1 (ru) | Запоминающее устройство с самоконтролем | |
RU1795461C (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU839059A1 (ru) | Логическое резервированное устройство | |
SU744537A1 (ru) | Устройство дл ввода за вок в вычислительную систему | |
SU443364A1 (ru) | Устройство дл логического контрол отказов | |
SU687446A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
ATE111624T1 (de) | Schaltungsanordnung zum überwachen einer matrix aus bistabilen matrixpunkten. | |
SU1077049A1 (ru) | Устройство дл контрол дешифраторов | |
RU2101768C1 (ru) | Устройство для аварийной сигнализации | |
SU962959A1 (ru) | Адаптивное резервированное устройство | |
SU970477A1 (ru) | Запоминающее устройство с самоконтролем | |
SU744578A1 (ru) | Устройство дл управлени режимом обмена мажориторно-резервированной системы | |
SU970700A2 (ru) | Логическое резервированное устройство | |
SU411455A1 (ru) | ||
SU1035608A1 (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU982099A1 (ru) | Запоминающее устройство с контролем цепей коррекции ошибок | |
SU788378A1 (ru) | Устройство контрол кода "1 из | |
SU552737A1 (ru) | Устройство дл управлени переключением резерва | |
SU556443A1 (ru) | Устройство дл контрол дешифратора | |
SU620042A1 (ru) | Резервированное устройство | |
SU1206783A1 (ru) | Устройство дл контрол параллельного двоичного кода на нечетность | |
SU410386A1 (ru) | ||
SU690665A1 (ru) | Устройство дл мажоритарного выбора сигналов |