SU1485229A1

SU1485229A1 - Устройство для выделения многоразрядного кода

Info

Publication number: SU1485229A1
Application number: SU874335661A
Authority: SU
Inventors: Gennadij A Butkin
Original assignee: Inst Tekh Kibernet An Brus
Priority date: 1987-10-22
Filing date: 1987-10-22
Publication date: 1989-06-07

Description

Изобретение относится к автома2

тике и вычислительной технике и может быть использовано в системах обработки дискретных данных. Цель изобретения - расширение функциональных возможностей за счет выделения любого члена вариационного ряда, соответствующего анализируемым двоичным кодам, Устройство содержит группы элементов ИЛИ 1, И 2, 4, ИЛИ-НЕ 3, группы 5 триггеров, блок 7 выделения кода, содержащий группы элементов ИЛИ, узлы анализа, образующие треугольную матрицу. Устройство может выделять любой член вариационного ряда без построения ряда, 1 з.п. ф-лы, 3 ил.

1485229 А

3

1485229

4

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании цифровых систем переработки информации, $

Нель изобретения - расширение, функциональных возможностей за счет обеспечения выделения заданного члена вариацинного ряда_г

На фиг, 1 показана схема устрой- ·)θ ства; на фиг, 2 - схема блока выделения кода; на фиг. 3 - схема узла анализа.

Устройство содержит группу элементов ИЛИ Ц-1^, первую группу элемен- 15 топ И 2_а~2_п, группу элементов ИЛИ-НЕ 3 3„, вторую группу элементов И 4^4_П, первую и вторую группы триггеров 5₍“5_П и б,-6_П, блок 7 выделения кода, информационные 8,-8^ и управляю- 20 щие 9,-9)₁_₁ входы, выход 10, информационные входы 11,-11_п блока 7, который содержит узлы 12 анализа, образующие треугольную матрицу, две группы из (п-1)-го элементов ИЛИ 13 25

и 14, Каждый узел 12 анализа содержит элементы И 15 и ИЛИ 16, входы 17 и 18, выходы 19 и 20,

Устройство для выделения многоразрядного кода работает следующим образом,

В исходном состоянии две группы 5,-5_П и 6 ,-6,, триггеров установлены в нулевое состояние, на информационные входы 8<-8 „ устройства поразрядно (старшими разрядами вперед; пода“ ются двоичные коды анализирующих чисел.

При выделении кода, соответствующего ί-му члену вариационного ряда, который можно построить из η анализируемых кодов, на управляющий вход 9; устройства подается сигнал логического нуля, а на остальные' управляющие входы - сигналы логической единицы (при выделении кода, соответствующего η-му члену вариационного ряда, на все управляющие входы 9^~ 9„_, подаются сигналы логической единицы),

Старшие разряды анализируемых кодов поступают через соответствующие элементы ИЛИ 1,-1 „ и элементы И 2,-2_Ъ на соответствующие входы 11,1 1 „ блока 7.

В блоке 7 (фиг. 2) сигналы с входов 11, -11_п с помощью треугольной матрицы узлов 7 анализа преобразуются в последовательность следующих

подряд сигналов логического нуля (если они имеются во входных сигналах) и следующих подряд сигналов логической единицы (если они имеются во входных сигналах). Данная упорядоченная последовательность из η сигналов выделяется на выходах 20 узлов 12 из (п-1)-й строки и выходе 19(п-1)-го узла 12 (п-1)-й строки.

Например, если из η анализируемых сигналов три любых являются сигналами логического нуля, то на указанных выходах узлов 12 (п-1)-й строки будет код: 000111,.,1.

Выделение упорядоченных последовательностей осуществляется посредством элементов И 15 и ИЛИ 16 узлов 12 (фиг.З) и связей между ними (фиг,2): если на входы 17 и 18 любого узла 12 поступают два сигнала логического нуля, то один из них выделится на выходе 20 и будет "опускаться" до конца этого же столбца, а второй выделится на выходе 19 и будет перенесен в следующий столбец. Если на входы 17 и 18 поступают сигналы логического нуля и логической единицы, то сигнал логического нуля будет на выходе 20, а сигнал логической единицы через выход 19 будет перенесен в следующий столбец,

С помощью двух групп из (п-1)-го элементов ИЛИ 13 и 14 и при заданном значении сигналов на управляющих входах 9,-9_п_, один из сигналов упорядоченной последовательности коммутируется на выход 10 блока. Например, если сигнал логического нуля подан только на вход 9,', а на остальные управляющие входы поданы сигналы логической единицы, то состояние выходов элементов ИЛИ 1 3 и 14(, объединенных по схеме МОНТАЖНОЕ И, будет определяться поступающим на первый вход ИЛИ 13 сигналом с выхода 20. ί-го узла 12 (ц-1)-й строки, Этот сигнал поступает на первые входы элементов ИЛИ 14₍ ^,._< , 14^, 14, и выход 10 и определяет их состояние.

Таким образом, в первом такте работы устройства на его выходе 10 будет выделен старший разряд кода, соответствующего выделяемому члену вариационного ряда,

Далее с помощью групп элементов ИЛИ-НЕ 3,-3„.И 4,-4,, осуществляется сравнение анализируемых разрядов с выделяемым на выходе 10 сигналом, а

5

I485229

6

с помощью групп триггеров -5,-5_п и 6<-6„, элементов ИЛИ 1,-1 _и и И 2„-2_ьпроизводится модификация последующих разрядов анализируемых кодов по следующему алгоритму: если значение 5-го разряда (5=шТ1 , где т - количество разрядов_анш1изируемых кодов) р-го кода (р=1,п) совпадает со значением 5-го разряда выделяемого кода (т.е, со значением сигнала на выходе 10 устройства), то р-й код остается без изменений; если значение 5-го разряда р-го кода равно 0, а значение 5-го разряда выделяемого кода (значение сигнала на выходе 10) равно 1 , то (5-1)~й,...,2-й, 1-й разряды р-го кода преобразуются в 0; если значение 5-го разряда р-го кода равно 1, а значение 5-го разряда выделяемого кода равно 0, то все последующие разряды р-го кода преобразуются в 1 ,

Например, если на вход 8^ поступает сигнал, равный 0, а на выходе 10 сформирован сигнал, равный 1, то на выходе элемента ИЛИ-НЕ 3, будет выработан сигнал логической единицы, переводящий триггер 5, в единичное состояние и осуществляющий через элемент И 2, преобразование в 0 последующих разрядов кода по входу 8, .

Если же на вход 8, поступает сигнал, равный 1, а на выходе 10 сформирован сигнал, равный 0, то на выходе элемента И 4< будет выработан сигнал логической единицы, переводящий триггер 6, в единичное состояние и осуществляющий через элемент ИЛИ Ц преобразование в 1 всех последующих разрядов,

Аналогичным образом осуществляется. анализ последующих разрядов кодов с учетом их модификации со стороны старших разрядов и, выделяя в каждом такте двоичный сигнал, соответствующий ΐ-му месту двоичной упорядоченной последовательности, можно выделить двоичный код, соответствующий ί-му члену вариационного ряда.

Проиллюстрируем работу устройства на примере выделения заданного члена вариационного ряда, который можно было бы построить из пя-ти анализируемых трехразрядных двоичных кодов: 101(5), 011(3), 100(4), 001(1), 110(6). На выходе треугольной матрицы узлов 12 будет упорядоченная последовательность: 00111, и логическая единица, стоящая на четвертом месте, поступит

10

15

25

30

20

35

40

45

50

55

на выход 10 устройства. Так как значения на выходах второго 2_? и четвертого 2₄ элементов И нерпой группы не совпадают со значением старшего разряда четвертого члена вариационного ряда, то коды 011, 00Ϊ, поступающие на входы 8, и 84, будут модифицированы соответственно в коды ООО и ООО путем установки в единичное состояние триггеров 5.₂ и 5₄ первой группы.

Во втором такте анализа на входы 11,,-ΙΙς будет поступать код 00001, а на выходе 10 будет выделен сигнал логического нуля.Так как второй разряд кода 110, поступающего по входу 8_?, не совпадает с вторым разрядом выделяемого кода, то путем перевода триггера 6_? второй группы в единичное состояние младший разряд пятого кода модифицируется в 1.

В третьем такте анализа на входы 11,-11,5 будет поступать код 10001 и на выходе 10 устройства будет выделен сигнал логической единицы.

Таким образом, за три такта анализа на выходе 10 устройства был выделен код 101(5), который соответствует четвертому члену вариационного ряда из пяти анализируемых кодов.

Если устройство имеет количество входов 8,-8_п больше числа анализируемых кодов, то на свободные входы подаются сигналы логической единицы.

Claims

Формула изобретения

1. Устройство для выделения многоразрядного кода, содержащее группу из п элементов ИЛИ, первую и вторую группы из п элементов И, группу из . η элементов ИЛИ-НЕ, первую и вторую группы из η триггеров, причем вход ϊ-γο числа устройства, где 1=1,2,... ,.,,η, η -число анализируемых чисел, соединен с первым входом ί-го элемента ИЛИ группы, выход которого соединен с первым входом ί-го элемента И первой группы, выход которого соединен с первыми входами ί-χ элементов И~НЕ группы и ί-χ элементов И второй группы, выходы ί-χ элементов ИЛИ-НЕ группы и ί-χ элементов И второй группы соединены с входами установки в единичное состояние ί-χ триггерод соответственно первой и второй групп, инверсный и прямой выходы которых соединены с вторыми входами соответственно ί-го элемента И первой труп1485229

8

7 ·

пы и ΐ-го элемента ИЛИ группы, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения выделения $ любого члена вариационного ряда, оно содержит блок выделения кода, ΐ-й информационный вход которого соединен с выходом ΐ-го элемента И первой группы, выход блока выделения кода ю является выходом устройства и соединен с инверсными входами всех элементов ИЛИ-НЕ группы и элементов И второй группы, п-1 управляющих входов блока выделения кода являются входами 15 выделяемого кода устройства.

2, Устройство по π, 1, отличающееся тем, что блок выделения кода содержит первую и вторую группы по п-1 элементов ИЛИ, К групп 20 узлов анализа, причем ί-я группа содержит Κ-ΐ + 1 узлов анализа (где К=1,2,,,., η-1, ΐ=1,2,..,,п-1), каждый узел анализа содержит элемент И и элемент ИЛИ, ^-й информационный 25 вход блока выделения кода, где Д=2, 3,...,п, соединен с первыми входами элементов И,ИЛИ первого узла анализа соответствующей ϊ-й группы узлов анализа, первый информационный вход бло- 30

ка выделения кода соединен с вторыми входами элементов И, ИЛИ первого узла анализа первой группы, выход элемента И К~го узла анализа ί-й группы соединен с вторыми входами элементов И,ИЛИ К-го узла анализа §-й группы, где §=2,3,...,п-1, выход элемента ИЛИ К-го узла анализа (§-1)-й группы соединен с вторыми входами элементов И, ИЛИ §-го узла анализа ΐ-ή группы, выход элемента И К-го узла анализа (п-1)-й группы соединен соответственно с первым входом К-го элемента ИЛИ первой группы, вторые входы которых являются управляющими входами блока выделения кода и соединены с вторыми входами соответствующих элементов ИЛИ второй группы, выходы К-х элементов ИЛИ первой и второй групп соединены по схеме МОНТАЖНОЕ И, выходы первых элементов ИЛИ первой группы являются выходом блока выделения кода, выход §-го элемента ИЛИ первой группы соединен с вторым входом (§-1)-го элемента ИЛИ второй группы, первый вход (п-1)-го элемента ИЛИ первой группы соединен с выходом элемента ИЛИ (п-1)-го узла анализа (п-1)-й строки.

1485229

18

Фаг.З