SU1462330A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  ввода информации в ЭВМ, Целью изобретени   вл етс  расширение ; функциональных возможностей за счет определени  момента изменени  входной информации, Устройство содержит первый блок I сравнени , коммутатор 2, второй блок 3 сравнени , первый регистр 4, информационные входы 5 устройства, информационные выходы 6 устройства, второй 7 и третий 8 регистры, первый триггер 9, таймер 10, входы 11 настройки устройства, второй триггер 12, выход 13 готовности устройства, третий триггер 14, элемент 15 задержки, синхронизирующий выход 16 устройства, генератор 17 импульсов, элемент И 18, элемент ИЛИ 19, Указанна  цель достигаетс  за счет введени  в устройство элемента И 18,второго блока 3 сравнени , третьего регистра 8, генератора 17, первого и третьего триггеров 9 и 14, таймер а 10 и эле мент а ИЛИ 19. 2 ил. о (Л

Description

В

1 г

)

1 1

17 .

/ -.-Т----i

1В 13 13

10

1

Л111ш.л.лга1Г т11Ш1

т

.1

JL

JT

.2

Claims (1)

1. Формула изобретения

   Устройство для ввода информации, содержащее первый регистр, информа ционные входы которого являются информационными входами устройства, второй регистр, информационные входы которого являются входом программирования устройства, а выходы соединены с вторыми входами первого блока сравнения, коммутатор, элемент задержки, первый триггер, прямой выход которого является выходом готовности устройства, отличающеес я тем, что, с целью расширения функциональных возможностей за счет определения момента изменения входной информации, в него введены элемент И, второй блок сравнения, третий регистр, второй и третий триггеры, таймер, элемент ИЛИ и генератор импульсов, выход которого соединен с тактовыми входами элемента задержки и таймера, вход установки второго триггера, информационные входы третьего регистра и таймера соединены с входом программирования устройства, первые входы первого и второго блоков сравнения, входы адреса коммутатора соединены с информационными входами устройства, выход первого регистра соединен с вторым входом второго блоке сравнения, выход которого соединен с первым входом элемента И, второй ьход которого соединен с выходом коммутатора, информационные входы которого соединены с выходами третьего регистра, выход элемента И соединен с управляющим входом элемента задержки, выход которого соединен с тактовыми входами . первого регистра, первого триггера и является синхронизирующим выходом ' устройства, прямой выход второго триггера соединен с первым входом элемента ИЛИ, входом сброса третьего триггера и первым К-входом первого триггера, выход первого блока сравнения соединен с первым 1-входом перво го триггера, вторые I- и К-входы которого соединены с инверсным выходом третьего триггера и вторым входом элемента ИЛИ, третий вход которого соединен с входом сброса второго триггера и прямым выходом первого триггера, выход элемента ИЛИ соединен с управляющим входом таймера, выход кото10 рого соединен с входом установки третьего триггера,