SU1462119A1 - Device for controlling process of preparing multicomponent mixtures - Google Patents

Device for controlling process of preparing multicomponent mixtures Download PDF

Info

Publication number
SU1462119A1
SU1462119A1 SU874292030A SU4292030A SU1462119A1 SU 1462119 A1 SU1462119 A1 SU 1462119A1 SU 874292030 A SU874292030 A SU 874292030A SU 4292030 A SU4292030 A SU 4292030A SU 1462119 A1 SU1462119 A1 SU 1462119A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
address
memory
computer
Prior art date
Application number
SU874292030A
Other languages
Russian (ru)
Inventor
Евгений Шулимович Гутник
Евгений Владимирович Лившиц
Виктор Израилевич Маршак
Владимир Зельманович Певзнер
Андрей Федорович Худотеплый
Original Assignee
Государственный Проектный И Проектно-Конструкторский Институт "Электротяжхимпроект"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный Проектный И Проектно-Конструкторский Институт "Электротяжхимпроект" filed Critical Государственный Проектный И Проектно-Конструкторский Институт "Электротяжхимпроект"
Priority to SU874292030A priority Critical patent/SU1462119A1/en
Application granted granted Critical
Publication of SU1462119A1 publication Critical patent/SU1462119A1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Изобретение относитс  к средствам автоматизации производственных процессов и может быть использовано при разработке автоматизированных систем управлени  приготовлением многокомпонентных смесей в шинной, радиотехнической , строительной отрасл х промьшшенности Цель изобретени  - увеличение быстродействи , уменьшение погрешностей дозировани  и упрощение . Устройство содержит датчики массы, электронную вычислительную машину и блок.ввода информации, вклю- в себ  последовательно соединенные генератор импульсов, двоичный счетчик, дешифратор, усилитель, коммутатор , на информационные входы которого поступают сигналы датчиков массы, пам ть, выход которой через преобразователь циклического кода Гре  в двоичньш соединен с шиной данных интерфейса ЭВМ, формирователь импульсов, вход которого соединен с генератором импульсов , последовательно соединенный с ним элемент И, элемент И-НЕ, вход которого соединен с управл ющей шиной чтени  интерфейса ЭВМ, а выход - со вторым входом элемента И и входом управлени  считывани  пам ти, вход разрешени  записи которой соединен с выходом элемента И,-мультиплексор адреса, два адресных входа которого соединены соответственно с адресной шиной интерфейса ЭВМ и выходом двоичного счетчика , входы выборки адреса - с выходами элементов И и И-НЕ, а выход - с адресным входом пам ти, последовательно соединенные селектор выбора блока ввода информации, адресный вход которого соединен с адресной шиной интерфейса ЭВМ, информационный - с выходом элемента И, а выход - со входом элемента И-НЕ, элемент задержки , выход которого соединен с управл ющей шиной интерфейса ЭВМ. 1 ил. е (Л т The invention relates to the automation of production processes and can be used in the development of automated control systems for the preparation of multicomponent mixtures in the tire, radio engineering, construction industry sectors. The purpose of the invention is to increase speed, reduce metering errors and simplify. The device contains mass sensors, an electronic computer and an information input block, including a series-connected pulse generator, a binary counter, a decoder, an amplifier, a switch, the information inputs of which receive signals of the mass sensors, a memory, the output of which through a cyclic code converter Gre is binary connected to the data bus of the computer interface, a pulse shaper, the input of which is connected to a pulse generator, an AND series element connected to it, an NAND element, an input to Secondly, it is connected to the control bus for reading the computer interface, and the output is connected to the second input of the element I and the control input of the memory read, the write enable input of which is connected to the output of the element I, the multiplexer of the address, the two address inputs of which are connected to the computer and the output of the binary counter, the address selection inputs — with the outputs of the AND and NAND elements, and the output — with the memory address input, connected in series to the selector of the information input unit, whose address input is connected to the address a computer interface, information - yield AND gate, and an output - to an input of AND-NO element, a delay element whose output is connected to the control bus computer interface. 1 il. e (L t

Description

ИзоОретение относитс  к автомати- saiJCHH производственных процессов и быть использовано при разработке автоматизированных систем управлени  приготовлением многокомпонентных смесей в пмнной, радиотехнической , строительной отрасл х промьпп леНности.The invention relates to automated production processes and should be used in the development of automated control systems for the preparation of multi-component mixtures in the radio, radio, construction, construction industries.

Цель изобретени  - увеличение быстродействи , уменьшение погрешностей дозировани  и упрощение устрой- стЬа управлени  процессом приготов- лейи  многокомпонентных смесей.The purpose of the invention is to increase the speed, reduce the dosing errors and simplify the process control of preparing multi-component mixtures.

На чертеже изображена схема уст- роИства. The drawing shows a schematic of the device.

i Схема включает последовательно со;единенные генератор импульсов 1, двЬичный счетчик 2, дешифратор 3, усилитель А, коммутатор 5, блок пам ти 6, выход которого соединен че- ре З преобразователь 7 циклического Гре  в двоичный с шиной данных D интерфейса ЭВМ 7а, формирователь импульсов 8,на вькод которого посту- сигналы генератора импульсов 1 , последовательно соединенный с ним элемент И 9, элемент И-НЕ 10, вход которого соединен с управл ющей шиной чтени  RD интерфейса ЭВМ 7а, а вы- хфд .-со вторым входом элемента И 9 и входом управлени  считыванием EKD .блока пам ти 6, мультиплексор адре- сй 11, адресные входы А1.и А2 которого соединены с адресной шиной А интерфейса ЭВМ 7а и выходом двоичного счетчика 2, входы выборки адреса -SE1 и SE2 - соответственно с выходами Элементов И 9 и И-НЕ 10, а вйход - с адресным входом А пам ти 6, последовательно соединенные селетор 12 выбора блока ввода информаци адресный вход которого соединен с адресной шиной А интерфейса ЭВМ, 7а информационный вход DE - с выходом элемента И 9, а выход - со вторым в1ходом элемента И-НЕ, элемент за- дер ски 13, выход которого соединен управл ющей шиной готовности Н интефейса ЭВМ 7а, датчики 14 массы, вы- коды которых св заны с информационными входами D - D коммутатора 5.i The circuit includes in series with; a unified pulse generator 1, a binary counter 2, a decoder 3, amplifier A, switch 5, memory block 6, the output of which is connected through three converter Cyclic He 7 to binary with data bus D of computer interface 7a pulse generator 8, on the code of which the post-signals of the pulse generator 1 are connected in series with element I 9, element I-NE 10, whose input is connected to the control read bus RD of computer interface 7a, and the output from the second input element 9 and control input read EKD. memory location 6, multiplexer address 11, address inputs A1 and A2 of which are connected to address bus A of computer interface 7a and output of binary counter 2, inputs of address selection -SE1 and SE2, respectively, with outputs of Elements I 9 and AND-NO 10, and input - with address input A of memory 6; serially connected selector 12 for selecting an input block; whose address input is connected to address bus A of a computer interface, 7a information input DE - with output element I 9, and output - with second input element AND-NOT, an element of the rear 13, the output of which is connected to the control The bus readiness N of the computer interface 7a, the mass sensors 14, the outputs of which are connected to the information inputs D - D of the switch 5.

УСТРОЙСТВО работает следующим образом .DEVICE works as follows.

Генератор 1 импульсов вьздает им- иульсы частотой 1 кГц, которые постпают на вход двоичного счетчика 2, формирунщего коды адресов датчиков 1иассы 14. Код адреса поступает наThe pulse generator 1 emits pulses with a frequency of 1 kHz, which are input to a binary counter 2 that generates address codes for sensors 1 and 14. The address code goes to

5five

00

вход дешифратора 3 и через усилитель 4 - на опрос коммутатора 5, на инфор- мационные входы D, D которого не- прерьшно поступают сигналы датчиков массы 14. Коммутатор 5 находитс  в непосредственной близости от датчиков 14 массы, и поэтому линии св зи между ними короткие. С выхода коммутатора 5 код массы избранного датчика 14 массы поступает на вход данных блока пам ти 6. Одновременно код адреса с выхода счетчика 2 поступает на адресный вход А1 мультиплексора адреса 1 1 .the input of the decoder 3 and through the amplifier 4 to the interrogation of the switch 5, to the information inputs D, D of which signals of the weight sensors 14 are continuously received. The switch 5 is in the immediate vicinity of the weight sensors 14 and therefore the communication lines between them are short . From the output of the switch 5, the mass code of the selected sensor 14 of the mass is fed to the data input of the memory unit 6. At the same time, the address code from the output of the counter 2 is fed to the address input A1 of the multiplexer of address 1 1.

При отсутствии сигнала обращени  к блоку ввода информации са стороны интерфейса ЭВМ 7а с выхода селектора 12 поступает запрещающий сигнал на первый вход элемента И-НЕ 10. При этом на первый вход элемента И 9 с выхода элемента И-НЕ 10 поступает сигнал, разрешающий прохождение импульса записи, поступающего на второй 5 вход элемента И 9 с выхода формировател  импульсов 8. G выхода разрешени  записи ERW блока пам ти 6 у па вход выборки адреса SE1 мультиплексора 11 и на вход DE селектора адреса 12. При этом, на адресный вход А блока пам ти 6 поступает с мультиплексора 11 код адреса, и осуществл етс  записи кода массы избранного дозатора в соответствующую  чейку блока Пам ти 6. Сигнал, поступивший на вход DE селектора адреса 12 запрещает обращение к блоку ввода информации с интерфейса ЭВМ 7а на врем  записи информации в  чейку пам 0™ После окончани  импульса записи в блок пам ти 6 с выхода элемента И 9 на вход DE селектора 12 выбора блока информации поступает сигнал, разре45 шаюший обращение к устройству с интерфейса ЭВМ 7а при необходимости считьшани  информации из блока пам ти 6. При этом, с интерфейса ЭВМ 7а поступает код выборки блока ввода информации на вход А седектора 12 выбора блока информации и сигнал чтени  RD на вход элемента И-НЕ 10, на выходе которого формируетс  сигнал, поступающий на второй вход элемента И 9 и запрещающий прохолдение сигна- ла от формировател  импульсов 8. Тем самым вводитс  запрет записи информации в пам ти 6 при чтении информации .In the absence of a signal to access the information input unit, the side of the computer interface 7a from the output of the selector 12 receives a inhibitory signal to the first input of the NAND element 10. At the same time, the first input of the AND 9 element from the output of the NID 10 element receives a signal allowing the pulse to pass records arriving at the second 5 input element AND 9 from the output of the pulse generator 8. G output of the write resolution ERW of the memory block 6 y pa input of the sampling address SE1 of the multiplexer 11 and the input DE of the address selector 12. At the same time, the address input A of the memory block ti 6 comes from multi plexer 11 is the address code, and the mass code of the selected metering unit is recorded in the corresponding cell of Memory 6. The signal received at the DE input of the address selector 12 prohibits access to the information input block from the computer interface 7a while the information is being written into the memory cell 0 ™. the end of the write pulse to the memory block 6 from the output of the AND 9 element to the DE input of the selector 12 for selecting the information block receives a signal allowing access to the device from the computer interface 7a if it is necessary to read the information from the memory block 6. At the same time The computer 7a receives the sampling code of the information input unit at the input A of the information block selection selector 12 and the read signal RD at the input of the AND-NE element 10, the output of which generates a signal arriving at the second input of the AND 9 element and prohibiting signal suppression from the driver pulses 8. Thereby, the prohibition of recording information in memory 6 when reading information is introduced.

00

5five

5050

5555

314621314621

Одновременно сигнал с выхода элемента И-НЕ 10 производит выборку адреса опрашиваемой  чейки пам ти 6, передава  код адреса со входа А2 мультигшексора 11 на адресный вход А пам ти 6, и формирует комавду чтени  ERD из пам ти 6. При этом, с выхода селектора 12 выбора блока информации через элемент задержки 13 на интер- ю фейс ЭВМ 7а вьщаетс  сигнал готовности Н.At the same time, the signal from the output of the element IS-NE 10 samples the address of the polled memory cell 6, transmitting the address code from the A2 input of the multi-hexagon 11 to the address input A of memory 6, and forms an ERD reading command from memory 6. At the same time, from the selector output 12, the selection of the information block through the delay element 13 on the interface of the computer 7a readiness signal N.

Таким образом, осуществл етс  циклический опрос датчиков массы через коммутатор си занесение полученной ин- 15 формации в  чейки пам ти с двусторонним доступом, причем запись информации в пам ти происходит без захвата интерфейса ЭВМ, что позвол ет экономить ресурсы мощности вычислительно- 20 го комплекса на занесение в пам ть информации о текущем состо нии дозируемой массы, уменьшает погрещность дозировани , сокралцает количество модулей УСО и количество линий св зи, 25Thus, a cyclical interrogation of the mass sensors through the switch is carried out and the obtained information is stored in the two-way memory cells, and the information is stored in the memory without capturing the computer interface, which saves the power resources of the computing complex storing information about the current state of the dosed mass into the memory, reduces the metering fault, shortens the number of DCO modules and the number of communication lines, 25

Claims (1)

Формула изобретени Invention Formula Устройство управлени  процессом приготовлени  многокомпонентных сме- 30 сей, содержащее датчики массы и электронную вычислительную машину (ЭВМ), отлича ющеес  тем, что, с целью увеличени  быстродействи , уменьщени  погрешностей дозировани  -g и упрощени , оно содержит генератор импульсов, двоичный счетчик, (ешиф- ратор, усилитель, коммутатор, формирователь импульсов, мультиплексор.A control unit for the preparation of multicomponent mixtures containing a mass sensor and an electronic computer (COMPUTER), characterized in that, in order to increase speed, reduce metering errors -g and simplify, it contains a pulse generator, a binary counter (decrypt - Rator, amplifier, switch, pulse shaper, multiplexer. 19,nineteen, блок пам ти, элементы И, И-НЕ и задержки , преобразователь циклического кода Гре  в двоичный код и селект.ор, генератор импульсов через последовательно соединенные двоичный счетчик, дешифратор и усилитель подключен к управл ющему входу коммутатора, информационные входы которого соединены с соответствук цими датчиками массы , а выход подключен к входу данных блока пам ти, выход генератора подсоединен также через последова- . тельно включенные формирователь импульсов и элемент И к первому входу выборки адреса мультиплексора, второй вход выборки адреса которого соединен с вторым входом элемента И, выходом элемента И-НЕ и входом управлени  считыванием блока пам ти, выход мультиплексора соединен с адресным входом блока пам ти, а его адресные входы соединены соответственно с выходом двоичного счетчика и адресной шиной интерфейса ЭВМ, шина управлени  чтением которой соединена с первым входом элемента И-НЕ, адресна  шина интерфейса ЭВМ соединена также с адресным входом селектора, информационный вход которого соединен с выходом элемента И и входом управлени  записью блока пам ти, выход селектора соединен с вторым входом элемента И-НЕ и через элемент запаздывани  св зан с шиной готовности интерфейса ЭВМ, выход блока пам ти через преобразователь циклического кода Гре  в двоичный код соединен с шиной данных интерфейса ЭВМ.the memory block, AND, AND-NOT and delays, cyclic code converter Gre to binary code and selector, pulse generator through serially connected binary counter, decoder and amplifier are connected to the control input of the switch, the information inputs of which are connected to the corresponding mass sensors, and the output is connected to the data input of the memory unit, the generator output is also connected via a sequence. a pulse generator and an I element to the first input of the multiplexer address selection, the second input of which address selection is connected to the second input of the AND element, the output of the NAND element and the memory control read input of the multiplexer, is connected to the memory input address of the memory block, and its address inputs are connected respectively to the output of the binary counter and the address bus of the computer interface, the read control bus of which is connected to the first input of the NAND element, the address bus of the computer interface is also connected to the address the selector input, whose information input is connected to the output of the AND element and the memory control input of the memory block, the output of the selector is connected to the second input of the NAND element and is connected to the readiness bus of the computer interface via the delay element, the output of the memory block through the cyclic code converter Gre in binary code is connected to the data bus interface of the computer.
SU874292030A 1987-06-10 1987-06-10 Device for controlling process of preparing multicomponent mixtures SU1462119A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874292030A SU1462119A1 (en) 1987-06-10 1987-06-10 Device for controlling process of preparing multicomponent mixtures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874292030A SU1462119A1 (en) 1987-06-10 1987-06-10 Device for controlling process of preparing multicomponent mixtures

Publications (1)

Publication Number Publication Date
SU1462119A1 true SU1462119A1 (en) 1989-02-28

Family

ID=21322391

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874292030A SU1462119A1 (en) 1987-06-10 1987-06-10 Device for controlling process of preparing multicomponent mixtures

Country Status (1)

Country Link
SU (1) SU1462119A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Маршак В.И. и др. Автоматическое программируемое управление поточно- автоматическими лини ми приготовлени резиновых смесей (САД) .М.: ЦНИИТЭНеф.техим, 1972, стр. 19. Андрошников Б.И. Автоматизаци управлени и контрол в производстве шин и РТИ. М.: Изд-во Хими , 1979, гл. Ш, рис. Ш-2. *

Similar Documents

Publication Publication Date Title
SU1462119A1 (en) Device for controlling process of preparing multicomponent mixtures
SU1280600A1 (en) Information input device
SU881727A1 (en) Liscrete information collecting device
SU1068711A1 (en) Device for registering and checking measured parameters
SU1026163A1 (en) Information writing/readout control device
SU493163A1 (en) Associative memory
SU1328788A2 (en) Multichannel meter of time intervals
SU1431073A1 (en) Multichannel d-a converter
SU1363225A2 (en) Information-input device
SU567174A1 (en) Datacompressor
SU1383324A1 (en) Device for delaying digital information
SU1429104A1 (en) Information output device
SU1191944A1 (en) Device for checking read-only memory
SU1550561A1 (en) Device for collecting and registration of data
SU763856A1 (en) Statistical control device
SU1709249A1 (en) Multichannel switch
SU1658190A1 (en) Device for control of monotonically varying code
SU1510101A1 (en) Arrangement for acoustic diagnosis of radio station
SU1136166A2 (en) Device for checking digital systems
SU1010651A1 (en) Memory device having self-testing capability
SU1534312A1 (en) Automatic device for checking diameter of bodies of rotation
SU1282107A1 (en) Information input device
SU1677865A1 (en) Forward-backward counter
SU1764055A1 (en) Device for information testing
SU720507A1 (en) Buffer memory