SU1068711A1 - Device for registering and checking measured parameters - Google Patents

Device for registering and checking measured parameters Download PDF

Info

Publication number
SU1068711A1
SU1068711A1 SU823467833A SU3467833A SU1068711A1 SU 1068711 A1 SU1068711 A1 SU 1068711A1 SU 823467833 A SU823467833 A SU 823467833A SU 3467833 A SU3467833 A SU 3467833A SU 1068711 A1 SU1068711 A1 SU 1068711A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
unit
block
address
Prior art date
Application number
SU823467833A
Other languages
Russian (ru)
Inventor
Степан Ишханович Багдасарян
Норайр Шаваршович Вартанян
Сергей Викторович Загородний
Василий Прокофьевич Калинчик
Карен Суренович Карапетян
Сергей Айрапетович Мадоян
Валерий Ваганович Мелконян
Артур Вениаминович Праховник
Виталий Геннадиевич Холявенко
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Специальное Конструкторское Технологическое Бюро Вычислительной Техники Ордена Трудового Красного Знамени Производственного Объединения "Позистор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции, Специальное Конструкторское Технологическое Бюро Вычислительной Техники Ордена Трудового Красного Знамени Производственного Объединения "Позистор" filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU823467833A priority Critical patent/SU1068711A1/en
Application granted granted Critical
Publication of SU1068711A1 publication Critical patent/SU1068711A1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ И КОНТРОЛЯ ИЗМЕРЯЕМЫХ ПАРАМЕТРОВ, содержащее датчики измер емых параметров , счетчик импульсов, управл ющий триггер, кварцевый генератор, подключенный к делителю частоты, блок управлени , блок запуска, блок регистрации, отлич ающеес   тем, что, с целью повышени  экономической эффективности устройства, в него введеныmвходных формирователей, п выходных усилителей, мультиплексор, дешифратор шин, блок выдачи адреса, регистр, первый и второй-запоминающие блоки, первый, второй, третий и четвертый распределительные блоки, коммутатор записи-считывани , коммутатор адреса, блок обработки информации , программный блок и блок выдачи информации на регистрацию, причем датчики измер емых параметров вклют чены в узлы матрицы размером mxn, на шины п которой включены выходные усилители , а на шины m - входные формирователи , выходы которых подсоединены к входам мультиплексора, на вход которого также подключен выход блока выдачи адреса, соединенный с первым .входом первого запоминаквдего блока, первым входом коммутатора адреса и с дешифратором шин выходы которого подключены к входам выходных усилителей , к входу блока выдачи адреса .оодсоединен первый выход блока управлени , к первому входу которого подк лючен выход кварцевого генератора, к второму - выход управл ющего триггера , соединенного также с коммутатором записи и считывани  и коммутатором адреса, а к входу первого распределительного блока подключен выход регистра, подключенного также к второму входу первого запоминающего блока, к второму выходу блока управлени  и к выходу мультиплексора, тре тий выход блока управлени  соединен с третьим входом первого запоминающего блока,выход которого соединен с третьим входом регистра, при этом выход коммутатора адреса подключен к первому вход второгр запоминаю- J щего блока, выход которого соединен л с первым входом счетчика импульсов, соединенного вторым входом через второй распределительный блок с выходом первого распределительного блока, а к второму входу второго распределительного блока подключен четвертый выход блока управлени , п тый выход которого соединен с третьим входом счетчика импульсов, С35 00 подключенного выходом через третий распределительный блок к второму вхо ду второго запоминаквдего блока, на третий вход которого подключен выход коммутатора записи-считывани , соединенного с шестым выходом блока управлени , первый выход которого подключен также к первому входу четвёртого распределительного блока, .соединенного выходом с первым входом управл ющего триггера, выход которого соединен с вторым входом третьего распределительного блока, а к входу блока регистрации через блок выдачи информации на регистрацию подключен первый выход блока обработки информации, второй выход которого и вход соединены соответственно с входом и выходом программного блока, третий выход подключен;A DEVICE FOR REGISTRATION AND CONTROL OF MEASURED PARAMETERS, containing sensors of measured parameters, pulse counter, control trigger, crystal oscillator connected to a frequency divider, control unit, startup unit, recording unit, characterized by the fact that, in order to increase the economic efficiency of the device , injected into input shapers, n output amplifiers, multiplexer, bus decoder, address issuing unit, register, first and second storage units, first, second, third and fourth distribute The new blocks, the write-read switch, the address switch, the information processing block, the program block and the block for issuing information for registration, the sensors of the measured parameters are included in the mxn matrix nodes, the output amplifiers are connected to the buses, and the m input drivers, the outputs of which are connected to the inputs of the multiplexer, to the input of which the output of the address issuing unit is also connected, connected to the first input of the first memory of the block, the first input of the address switch and the bus decoder of the output which are connected to the inputs of the output amplifiers, the first output of the control unit is connected to the input of the address output unit. The output of the crystal oscillator is connected to the first input, the output of the control trigger connected to the write and read switch and the address switch are connected to the second, and to the input of the first distribution unit is connected the output of the register, also connected to the second input of the first storage unit, to the second output of the control unit and to the output of the multiplexer, the third output of the control unit with Connected to the third input of the first storage unit, the output of which is connected to the third register input, while the output of the address switch is connected to the first input of the second storage unit J, the output of which is connected to the first input of a pulse counter connected to the second input through the second distribution unit the output of the first distribution unit, and the fourth output of the control unit, the fifth output of which is connected to the third input of the pulse counter, C35 00, is connected to the second input of the second distribution unit connected via the third distribution block to the second input of the second memory of the block, to the third input of which is connected the output of the write-read switch connected to the sixth output of the control unit, the first output of which is also connected to the first input of the fourth distribution block connected to the output with the first input control trigger, the output of which is connected to the second input of the third distribution unit, and to the input of the registration unit through the information output unit for registration chen first output information processing unit, a second input and whose output is connected respectively to the input and output program unit, the third output is connected;

Description

к третьему входу коммутатора записи-считывани , а четвертый, п тый и шестой выходы блока обработки информации подключены -хгоответственно к. третьему входу коммутатора адреса , к второму входу четвертого распределительного блока и к второмуto the third input of the write-read switch, and the fourth, fifth and sixth outputs of the information processing unit are connected respectively to the third input of the address switch, to the second input of the fourth distribution block and to the second

входу управл к дего триггера, а к .второму, третьему и четвертому входам блока обработки информации подключены соответственно выход второго эапоминаклдего блока, выход делител  частоты и выход блока запуска.to the control input to the dego trigger, and to the second, third and fourth inputs of the information processing unit, respectively, the output of the second unit is connected, the output of the frequency divider and the output of the trigger unit.

1one

Изобретение относитс  к информационно-измерительной технике и может быть использовано дл  измерени  регистрации и контрол  параметров режима технологического процесса либо параметров изучаемого многопараметрического процесса, в частности в системах сбора, учета и контрол  энергоносителей (газа, воды, тепловой энергии, электрической энергии);The invention relates to information-measuring technology and can be used to measure the recording and monitoring of process mode parameters or parameters of a multi-parameter process under study, in particular, in systems for collecting, recording and controlling energy carriers (gas, water, thermal energy, electrical energy);

Известно многоканальное устройство цифрового измерени  и регистрации , содержащее аналого-цифровой преобразователь, реверсивный счетчик , блок запуска, коммутатор и регистратор tl 1.A multi-channel digital measurement and recording device is known, comprising an analog-to-digital converter, a reversible counter, a triggering unit, a switch and a tl 1 recorder.

Однако в данном устройстве на каждый канал св зи применен счетчик импульсов, что повьниает аппара турные затраты, и, кроме того, оно имеет ограниченные возможности по контролю измер емых параметров.However, in this device, a pulse counter is applied to each communication channel, which increases the hardware costs, and, in addition, it has limited capabilities for monitoring measured parameters.

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  измерени  и регистрации информации, содержащее датчики технологических параметров, распределительные схемы И, счетчики импульсов , задатчйк временных интервалов , кварцевый генератор,, подключенный к делителю частоты, управл ющий триггер, регистр опроса, .счетчик текущего времени, блок управлени , блок регистрации, схемы объедикени  ИЛИ, дешифратор, усилитель, блок запуска 2. The closest in technical essence to the invention is a device for measuring and recording information, comprising process parameters sensors, distribution circuits AND, pulse counters, time interval presets, crystal oscillator, connected to a frequency divider, control trigger, interrogation register, counter current time, control unit, registration unit, ORing unit, decoder, amplifier, start-up unit 2.

Недостатком данного устройства  вл етс  наличие на каждый датчик индивидуальной линии св зи и аппаратурна  избыточность (на каждый измер емый канал примерно по два счетчика импульсов), что повышает стоимость устройства.The disadvantage of this device is the presence on each sensor of an individual communication line and hardware redundancy (for each measured channel about two pulse counters), which increases the cost of the device.

Цель изобретени  - повышение экономической эффективности устройстваThe purpose of the invention is to increase the economic efficiency of the device.

Поставленна  цель достигаетс  тем, что в устройство, содержащее датчики измер емых параметров, счетчик импульсов, управл ющий триггер.The goal is achieved by the fact that a device containing sensors of measured parameters, a pulse counter, a control trigger.

кварцевый генератор, подключенный к делителю частоты, блок управлени , блок запуска, блок регистрации, введены гп входных формирователей,п выходных усилителей, мультиплексор, дешифратор шин, блок выдачи адреса, регистр, первый и второй запоминающие блоки, первый, второй, третий и четвертый распределительные блоки,crystal oscillator connected to a frequency divider, control unit, start-up unit, registration unit, input power supply drivers, n output amplifiers, multiplexer, bus decoder, address output unit, register, first and second storage units, first, second, second, third and distribution blocks,

O коммутатор записи-считывани , коммутатор адреса, блок обработки информации , программный блок и блок выдачи информации на регистрацию, при ,чем датчики измер емых параметровO write / read switch, address switch, information processing block, program block and block of information output for registration, with the sensors of measured parameters

с включены в узлы матрицы размером т хп, на шины п которой включены выходные усилители, а на шины m - входные формирователи, выходы которых соединены с входами мультиплексора, на вход которого также подключен вы0 ход блока выдачи адреса, соединенный с первым входом первого запоминающего блока, первым входом коммутатора адреса и с дешифратором шин, выходы которого подключены к входам выход5 ных усилителей, к входу блока выдачи адреса подсоединен первый выход блока управлени , к первому входу которого подключен выход кварцевого генератора, к второму - выход управ0 л ющего триггера, соединенного также с коммутатором записи и считывани  и коммутатором адреса, к входу первого распределительного блока подключен выход регистра, подключенногоc are included in matrix nodes of size m hp, buses with output amplifiers included, and buses m with input drivers, the outputs of which are connected to the multiplexer inputs, the input of which is also connected to the first input of the first storage unit , the first input of the address switch and with the bus decoder, the outputs of which are connected to the inputs of the output amplifiers, the first output of the control unit is connected to the input of the address output unit, to the first input of which the output of the quartz oscillator is connected, to the second, the output of the control trigger, also connected to the write and read switch and the address switch, the output of the register connected to the input of the first distribution block is connected

5 также к второму входу первого запоминающего блока, к второму вькоду блока управлени  и к выходу мультиплексора , третий выход блока управлени  соединен с третьим .входом перQ вого запоминагаДего блока, выход которого соединен с треть-им входом регистра , при этом выход коммутатора адреса подключен к первому входу второго запоминающего блока, выход которого соединен,с первым входом5 also to the second input of the first storage unit, to the second control unit code and to the multiplexer output, the third control unit output is connected to the third input of the first memory of the unit, the output of which is connected to the third register input, and the output of the address switch is connected to the first input of the second storage unit, the output of which is connected to the first input

счетчика импульсов, соединенного вторым входом через второй распределительный блок с выходом первогоpulse counter connected to the second input through the second distribution unit with the output of the first

распределительного блока, а к второму входу второго распределительного блока подключен четвертый выход блока управлени , п тый выход которого соединен с третьим входом счетчика импульсов, подключенного выходом через третий распределительный блбк к второму входу второго запоминающего блока, на третий вход которого подключен выход коммутатора записисчитывани , соединенного с шестым выходом блока управлени , первый выход которого подключен также к первому входу четвертого распределительного блока, соединенного выходом с первым входом управл ющего триггера выход которого соединен с вторым входом третьего распределительного блока, а к входу блока регистрации через блок вьщачи информации на регистрацию подключен первый выход блока обработки информации, второй выход которого и вход соединены соответственно с входом и выходом программного блока, третий выход, подключен к третьему входу коммутатора записи-считывани , а четвертый, п тый и шестой выходы блока обработки информации подключены соответственно к третьему вхоДу коммутатора адреса к второму входу четвертого распределительного блока и к второму вхоДУ управл ющего триггера, а к второму , третьему и четвертому входам блока обработки информации подключены соответственно выход второго запоминающего блока, выход делител  частоты и выход блока запуска.the fourth output of the control unit, the fifth output of which is connected to the third input of the pulse counter, connected via an output of the third distribution block to the second input of the second storage unit, to the third input of which the output of the writing switch is connected with the sixth output of the control unit, the first output of which is also connected to the first input of the fourth distribution block, connected by an output to the first input control trigger house whose output is connected to the second input of the third distribution block, and the first output of the information processing block is connected to the input of the registration block via the information register, the third output is connected, respectively, to the input and output of the program block to the third input of the write-read switch, and the fourth, fifth and sixth outputs of the information processing unit are connected respectively to the third input of the address switch to the second input of the fourth This distribution block and the second input of the control trigger, and the second, third and fourth inputs of the information processing unit are connected respectively to the output of the second storage unit, the output of the frequency divider and the output of the trigger unit.

На чертеже представлена блок-схема устройства дл  регистрации и контрол  измер емых параметров.The drawing shows a block diagram of a device for recording and monitoring measured parameters.

Устройство содержит датчики , 1.1, ..., 1.N измер емых параметров включенные в узлы матрицы размером mxn, на шины п которой включены выходные усилители 2.1, ..., 2.п, а на шины ГТ1 включены входные формирователи 3.1, ..., З.т, представл ющие собой транзисторные ключи дл  преобразовани  уровн  входных сигналов . Входные формирователи 3.1,..., З.т подключены к входам мультиплексора 4 (в качестве которого можно использовать микросхему мультиплексора К155КП1), на вход которого также подключен выход .блока 5 вьщачи адреса, представл ющего собой К- разр дный двоичный счетчик, подключенный также к дешифратору б шин, выходы которого подключены к входам выходных усилителей 2.1, ..., 2п. К входу блока 5 выдачи адреса подключен первый вЕлход .блока 7 управлени , представл ющего собой многофазный генератор импульсов, состо щий из счетчика импульсов и дешифратора К первому входу блока 7 управлени  подключен, выход кварцевого генератора 8, подключенного к делителю 9 частоты. К второму входу блока 7 управлени  подключен выход управл ющего триггера 10. К входу первого распределительного блока 11, представл ющего собой г-входовую логику И-НЕ, подключен вьЛход регистра 12, подключенного также к первому входу первого запоминающего блока (ЗБ) 13, к второму входу которого подключен второй выход блока 7 управлени , третий выход которого подключен к первому входу регистра 12, к второму входу которого подключен выход мультиплексора 4, а к третьему входу регистра 12 подключен выход первого запоминающего блока 13, к третьему входу которого подключен выход блока 5 вьздачи адреса. Выход блока 5 вьщачи адреса подключен к первому входу коммутатора 14 адреса, выход которого подключен к первому входу второго запоминающего блока (ЗВ) 15. Выход последнего подключен к первому входу счетчика 16 импульсов, к второму входу которого подключен выход второго распределительного блока 17, представл ющего собой набор двухвходовых логических схем И-НЕ. К входу второго распределительного блока 17 подключен выход первого распределительного блока 11. К второму входу второго распределительного блока 17 и к третьему входу счетчика 16 им .пульсов подключены соответственно четвертый и п тый выходы блока 7 управлени . Выход счетчика 16импульсов подключен к первому входу третьего ра спределительного блока 18, представл ющего собой набор двухвходовых логических схич И-НЕ, выход которого подключен к второму входу второго запоминающего блока 15. На третий вход второго запоминающего блока 15 подключен выход коммутатора 19 записи-считывани , к первому входу которого подключен шестой выход блока 7 управлени , первый выход которого подключен к первому входу четвертого распределительного блока 20 (двухвходова  схема И-НЕ), выход которого подключен к первому входу управл ющего триггера 10,подключенного к второму входу коммутатора записи-считывани  19, второму входу ко:лмутатора 14 адреса и к второму входу третьего распределительного блока 18. Выход второго запоминающего блока 15 подключен к второму входу блока 21 обработки информации (в качестве блока обработки информации можно использовать любую микро-ЭВМ, например Электроника СБ-12, Электроника С5-21, Электроника С5-31, состо щие из микропроцессора, оперативного запоминающего устройства, посто нного запоминающего устройства, устройств ввода-вывода, генератора тактовых импульсов и логических схем управлени ) . Первый выход блока 21 обработки информации подключен к блоку 22 вьадачи информации на регистрацию , представл ющему собой стандартные адаптеры св зи с регистрирующими устройствами, например адаптеры св зи микро-ЭВМ Электроника С5-12 с телеграфным аппаратом (адаптер Электроника С5-124) с перфоратором (даптер Электроника С5-123) или другие адаптеры, обеспечивакмдие выдачу информации на регистрацию. к выходу блока 22 выдачи информации на регистрацию подключен вход блока 23 регистрации. Второй выход блока 21 обработки информации подключен к входу программного блока 24, представл ющего собой  чейки посто  ного запоминающего устройства или репрограммируемого посто нного запоминающего устройства,К первому,трет ему и четвертому входам блока 21 обработки информации подключены выходы программного блока,24, делители 9 частоты и блока 25 запуска (пульта управлени ). Третий, четвертый , п тый и шестой выходы блока 21 обработки информации подключены соответственно к третьему входу коммутатора 19 записи-считывани , третьему входу коммутатора 14 адреса, к второму входу четвертого распределительного блока, 20 и к второму входу управл ющего триггера 10. Устройство дл  регистрации и конт рол  измер емых параметров работает следующим образом. Дешифратор б шин, на вход которого поступает начальный адрес с блока Ь вьщачи адреса, через выходной усилитель 2.1 выдает сигнал на первую из п шин дл  опроса состо ни  первой группы датчиков 1.1,..,, 1 .т. В результате, через входные формирователи 3.1, ..., 3.IT1 к входам мультиплексора 4 подключаютс  первые m датчики 1.1, ..., 1.П1. Так как блоком 5 выцачи адреса установлен начальный адрес, то на вход h -разр дного регистра 12 через мультиплексор 4 п.оступает информаци  о состо нии первого датчика 1.1. На входы данных регистра 12 из первого ЗБ 13 поступает информаци  о состо нии дат чика 1.1 в предыдущих циклах опроса датчиков. По сигналу блока 7 управлени  информации о состо нии датчика 1.1 в предьщущих г циклах опроса датчиков, хран щиес  в первом ЗБ 13, записываетс  в регистр 12 и по сигналу блока 7 управлени  регистр производит сдвиг информации на один разр д вправо. В результате в первом разр де регистра 12 находитс  информаци  о состо нии датчика 1.1 в момент опроса. По сигналу блока 7 управлени  в первом ЗБ 13 по начальному адресу записываютс  выходные данные регистра 12 и, кроме того, эти данные поступают на вход первого распределительного блока 11, на выходе которого по вл етс  сигнал только в том случае, когда код входного сигнала соответствует коду полезного сигнала . Така  организаци  приема информации позвол ет не только получить полезный сигнал, но и отфильтровать кратковременные помехи, которые навод тс  в линии св зи, что повьлиает помехоустойчивость и достоверность приема информации. По начальному адресу, поступающему с блока 5 выдачи адреса через коммутатор 14 адреса, информаци  второго ЗБ 15 поступает на входы данных счетчика 16 импульсов и по сигналу блока 7 управлени  записываетс  в счетчик 16 импульсов. Далее выходна  информаци  первого распределительного блока 11 через второй распределительный блок 17 по сигналу.блока 7 управлени  суммируетс  с содержимым счетчика 16 импульсов. По сигналу блока 7 управлени .  через коммутатор 19 записисчитывани  во второй ЗБ 15 по начальному адресу, задаваемому блоком 5 выдачи адреса, записываютс  выходные данные счетчика 16 импульсов, поступающие на входы данных второго ЗБ 15 через третий распределительный блок 18. С приходом последнего сигнала с блока 7 управлени , блок 5 выдачи адреса формирует адрес дл  опроса состо ни  датчика 1.2. Процесс опроса датчика 1.2 аналогичен ранее описанному. После опроса пёрвых гп датчиков (1.1,. ..., 1 .т) блоком 5 вьщачи адреса через дешифратор 6 шин и через выходной усилитель 2,2 выдаетс  сигнал на вторую из п шин дЛ  опроса состо ни  следующих m датчиков. Работой б.лока 7 управлени  (следовательно , частотой опроса датчиков ) управл ет кварцевый генератор 8. По истечении времени 4t , формируемого кварцевым генератором 8 и делителем 9 частоты и вырабатываемого блоком 21 обработки информации, с выхода последнего на вход четвертого распределительного блока 20 поступает сигнал. После прихода сигнала с блока 7 управлени  на второй вход четвертого распределительного блока 20 управл ющий триггер 10 измен ет свое состо ние, в результате, блокируетс  блок 7 управлени  и третий распределительный блок 18, а на входы коммутатора 14 адреса и коммутатора 19 записи-считывани  с выхода управл ющего триггера 10 поступает сигнал, переключающий коммутаторы 14 и 19 на работу от выходов блока 21 обработки информации. По адресам и сигналам записи-считывани , формируемым блоком 21 обработки информации, поступающим на вхо ды второго ЗБ 15 через коммутатор -14 адреса и коммутатор 19 записи-считывани , данные из второго ЗБ 15 переписываютс  в  чейки пам ти блока 21 обработки информации, а содержимое второго ЗБ 15 обнул етс . После этого сигналом с блока 21 обработки информации триггер 10 переключаетс , в результате деблокируетс  блок 7 управлени  и третий распределительный блок 18, а коммутатор 14 адреса и коммутатор 19 записи-считывани  переключаетс  дл  работы соответственно от блока 5 выдачи адреса и от блока 7 управлени . Алгоритм обработки входной информации записан в посто нном запоминающем устройстве (ПЗУ) блока 21 обработки информации. В ПЗУ блока 21 записан также алгоритм выработки текущего времени по временным меткам поступающим с кварцевого генератора 8 через делитель 9 частоты. Коэффициенты приведени  входной информации к единым нормированным величинам, признаки совместимости информации, а также метки времени, в которые необходимо вьщавать информацию на регистрацию, записаны в программном блоке 24. Обработанна  в блоке 21 информаци  через заданные промежутки времени поступает на входы блока 22 выдачи информации на регистрацию и регистрируетс  в блоке 23. Кроме того, имеетс  возможность регистрации информации по вызову с помощью блока 25 запуска (пульта управлени ). По заданному алгоритму блоком 21 обработки информации вычисл етс  прогнозное значение измер емого параметра с заданным шагом упреждени  и сравнение прогнозного значени  с контрольными величинами, обеспечива  опережающий контроль измер емого параметра. Предлагаема  схема устройства дл  регистрации и контрол  измер емых параметров  вл етс  более экономичной по сравнению с известной. При этом увеличение даже количества датчиков измер емых параметров (в два раза) в предлагаемом устройстве ведет к незначительному увеличению его стоимости (от 12 до 20% в зависимости от длинь линий св зи) в то врем , как увеличение датчиков в известном устройстве ведет к увеличению его стоимости в 95-101%.The device contains sensors, 1.1, ..., 1.N of the measured parameters included in the matrix nodes of size mxn, the buses whose output amplifiers are 2.1, ..., 2.n, and the GT1 buses include the input drivers 3.1,. .., З.т, are transistor switches for level conversion of input signals. Input shapers 3.1, ..., З.т are connected to the inputs of multiplexer 4 (for which you can use the K155KP1 multiplexer chip), to the input of which is also connected the output of block 5 of the address, which is a K-bit binary counter, connected also to the bus decoder, the outputs of which are connected to the inputs of output amplifiers 2.1, ..., 2n. The first input of the control unit 7, which is a multiphase pulse generator consisting of a pulse counter and a decoder, is connected to the input of the address issuing unit 5. The output of the control unit 7 is connected to the first input of the control oscillator 9, connected to the frequency divider 9. The output of control trigger 10 is connected to the second input of control unit 7. The input of the first distribution unit 11, which is the I-NOT logic, is NOT connected to the first input of the first storage unit (GB) 13, the second input of which is connected to the second output of the control unit 7, the third output of which is connected to the first input of the register 12, to the second input of which the output of the multiplexer 4 is connected, and to the third input of the register 12 the output of the first storage unit 13 is connected, to the third input row which is connected the output of unit 5 vzdachi address. The output of the address block 5 is connected to the first input of the address switch 14, the output of which is connected to the first input of the second storage unit (SC) 15. The output of the latter is connected to the first input of the pulse counter 16, to the second input of which the output of the second distribution block 17 is connected is a set of two-input logic circuits AND-NOT. The output of the first distribution unit 11 is connected to the input of the second distribution unit 17. The fourth and fifth outputs of the control unit 7 are respectively connected to the second input of the second distribution unit 17 and the third input of the counter 16 of them. The output of the 16-pulse counter is connected to the first input of the third distribution block 18, which is a set of two-input logic circuits AND-NOT whose output is connected to the second input of the second storage unit 15. To the third input of the second storage unit 15, the output of the read / write switch 19 is connected To the first input of which the sixth output of the control unit 7 is connected, the first output of which is connected to the first input of the fourth distribution unit 20 (two-input NAND circuit), the output of which is connected to the first input control trigger 10 connected to the second input of the write-read switch 19, the second input to the address switch 14 and the second input of the third distribution unit 18. The output of the second storage unit 15 is connected to the second input of the information processing unit 21 (as a processing unit information, you can use any microcomputer, for example, Electronics SB-12, Electronics C5-21, Electronics C5-31, consisting of a microprocessor, random access memory, read-only memory, input-output devices yes, clock pulse generator and control logic). The first output of information processing unit 21 is connected to registration information block 22, which is standard communication adapters with recording devices, for example, microcomputer communication adapters C5-12 Electronics with a telegraph device (C5-124 Electronics adapter) with a perforator ( Dapter Electronics C5-123) or other adapters, providing information for registration. to the output of the block 22 issuing information for registration is connected to the input unit 23 of the registration. The second output of the information processing unit 21 is connected to the input of the software unit 24, which is a permanent memory cell or a reprogrammable permanent storage device, the first, third and fourth inputs of the information processing unit 21 are connected to the outputs of the program unit 24, frequency dividers 9 and unit 25 launch (remote control). The third, fourth, fifth and sixth outputs of the information processing unit 21 are connected respectively to the third input of the write-read switch 19, the third input of the address switch 14, to the second input of the fourth distribution block 20 and to the second input of the control trigger 10. The device for registering and the monitoring of the measured parameters works as follows. The bus decoder, to the input of which the starting address from the address block b is received, sends an output signal 2.1 through the output amplifier 2.1 to interrogate the status of the first sensor group 1.1, .. ,, 1 .t. As a result, the first m sensors 1.1, ..., 1.P1 are connected to the inputs of multiplexer 4 through the input shapers 3.1, ..., 3.IT1. Since the address address block is set to 5, the starting address is set, the state of the first sensor 1.1 is transmitted to the input of the h-bit register 12 via the multiplexer 4 p. The data inputs of register 12 from the first STZ 13 receive information about the state of sensor 1.1 in the previous sensor polling cycles. According to the signal of the sensor 7 control information about the state of the sensor 1.1 in the preceding r polling cycles of the sensors stored in the first ST 13, it is recorded in the register 12 and the signal of the control unit 7 registers the information by one bit to the right. As a result, in the first discharge of register 12, information about the state of sensor 1.1 is found at the moment of polling. The signal of the control unit 7 in the first ST13 13 at the starting address records the output data of register 12 and, in addition, this data is fed to the input of the first distribution unit 11, the output of which appears to be a signal only when the code of the input signal corresponds to the code useful signal. Such an organization of receiving information allows not only to receive a useful signal, but also to filter out the short-term interference that occurs in the communication line, which increases the noise immunity and reliability of receiving information. At the start address received from the address issuing unit 5 via the address switch 14, the information of the second ST 15 arrives at the data inputs of the pulse counter 16 and is recorded by the signal of the control unit 7 into the pulse counter 16. Further, the output information of the first distribution unit 11 via the second distribution unit 17 is summed by the signal of the control unit 7 with the contents of the pulse counter 16. On a signal from the control unit 7. through the write switch 19, in the second STZ 15 at the starting address specified by the address issuing unit 5, the output of the pulse counter 16 is input to the data inputs of the second ST 15 through the third distribution unit 18. With the arrival of the last signal from the control unit 7, the output unit 5 addresses generates an address for polling sensor status 1.2. The process of polling sensor 1.2 is similar to that previously described. After polling the first gp sensors (1.1, ..., 1. T) by block 5, the address is transmitted through the bus decoder 6 buses and via the output amplifier 2.2 to the second of the pins of the next m sensor. The operation of the control unit 7 (therefore, the sensor sampling frequency) is controlled by a crystal oscillator 8. After the time 4t generated by the crystal oscillator 8 and the frequency divider 9 and generated by the information processing unit 21, the signal from the output of the fourth distribution unit 20 . After the signal from the control unit 7 arrives at the second input of the fourth distribution unit 20, the control trigger 10 changes its state, as a result, the control unit 7 and the third distribution unit 18 are blocked, and the inputs of the address switch 14 and the read / write switch 19 the output of the control trigger 10 receives a signal that switches the switches 14 and 19 to work from the outputs of the information processing unit 21. According to the addresses and read-write signals generated by information processing unit 21 arriving at the inputs of the second ST 15 through the address switch -14 and the read switch 19, the data from the second ST 15 is written into the memory cells of the information processing unit 21, and second stb 15 is zeroed. After that, the signal from the information processing unit 21 triggers the switch 10, as a result, the control unit 7 and the third distribution unit 18 are released, and the address switch 14 and the read / write switch 19 are switched to operate, respectively, from the address issuing unit 5 and from the control unit 7. The input information processing algorithm is recorded in the permanent storage device (ROM) of the information processing unit 21. In the ROM of block 21, the algorithm for generating the current time by time stamps arriving from the crystal oscillator 8 through the frequency divider 9 is also recorded. The coefficients of bringing the input information to a single standardized value, signs of information compatibility, as well as time stamps in which information should be recorded for registration, are recorded in program block 24. The information processed in block 21 enters the inputs of block 22 for issuing information for registration at block 21 and registers in block 23. In addition, it is possible to register information on the call using the start block 25 (control panel). According to a given algorithm, the information processing unit 21 calculates the predicted value of the measured parameter with a predetermined lead time and compares the predicted value with the control values, providing forward control of the measured parameter. The proposed design of a device for recording and monitoring measured parameters is more economical than the known one. Moreover, an increase in even the number of sensors of measured parameters (twice) in the proposed device leads to a slight increase in its cost (from 12 to 20% depending on the length of communication lines), while an increase in sensors in the known device leads to an increase in its cost is 95-101%.

UDUD

Claims (1)

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ И КОНТРОЛЯ ИЗМЕРЯЕМЫХ ПАРАМЕТРОВ, содержащее датчики измеряемых параметров, счетчик импульсов, управляющий триггер, кварцевый генератор, подключенный к делителю частоты, блок управления, блок запуска, блок регистрации, отличающееся тем, что, с целью повышения экономической эффективности устройства, в него введеныmвходных формирователей, η выходных усилителей, мультиплексор, дешифратор шин, блок выдачи адреса, регистр, первый и второй запоминающие блоки, первый, второй, третий и четвертый распределительные блоки, коммутатор записи-считывания, коммутатор адреса, блок обработки информации, программный блок и блок выдачи информации на регистрацию, причем датчики измеряемых параметров вклют чены в узлы матрицы размером mxn, на шины η которой включены выходные усилители, а на шины m - входные формирователи, выходы которых подсоединены к входам мультиплексора, на вход которого также подключен выход блока выдачи адреса, соединенный с первым входом первого запоминающего блока, первым входом коммутатора адреса и с дешифратором шин^ выходы которого подключены к входам выходных усилителей, к входу блока выдачи адреса .подсоединен первый выход блока управ ления, к первому входу которого подключен выход кварцевого генератора, к второму - выход управляющего триггера, соединенного также с коммутатором записи и считывания и коммутатором адреса, а к входу первого распределительного блока подключен выход регистра, подключенного также к второму входу первого запоминающего блока, к второму выходу блока управления и к выходу мультиплексора, тре тий выход блока управления соединен с третьим входом первого запоминающего блока,‘выход которого соединен с третьим входом регистра, при этом выход коммутатора адреса подключен к первому входу второго запоминаю- S щего блока, выход которого соединен с первым входом счетчика импульсов, /Л соединенного вторым входом через м** второй распределительный блок с выходом первого распределительного блока, а к второму входу второго распределительного блока подключен четвертый выход блока управления, пятый выход которого соединен с третьим входом счетчика импульсов, подключенного выходом через третий распределительный блок к второму входу второго запоминающего блока, на третий вход коммутатора диненного с управления, подключен также к первому входу четвертого распределительного блока, соединенного выходом с первым входом управляющего триггера, выход которого соединен с вторым входом •третьего распределительного блока, а к входу блока регистрации через блок выдачи информации на регистрацию подключен первый выход блока обработки информации, второй выход которого и вход соединены соответственно с входом и выходом программного блока, третий выход подключен;DEVICE FOR REGISTRATION AND MONITORING OF MEASURED PARAMETERS, containing sensors of measured parameters, pulse counter, control trigger, crystal oscillator connected to a frequency divider, control unit, trigger unit, registration unit, characterized in that, in order to increase the economic efficiency of the device, it input shapers, η output amplifiers, multiplexer, bus decoder, address block, register, first and second memory blocks, first, second, third and fourth distribution blocks are introduced and, a write-read switch, an address switch, an information processing unit, a program unit and a registration information output unit, the sensors of the measured parameters being included in the nodes of the matrix of size mxn, on the buses η of which the output amplifiers are connected, and on the buses m are the input shapers the outputs of which are connected to the inputs of the multiplexer, the input of which is also connected to the output of the address output unit, connected to the first input of the first storage unit, the first input of the address switch and with the bus decoder ^ whose outputs are connected They are connected to the inputs of the output amplifiers, to the input of the address output unit. The first output of the control unit is connected, the output of the crystal oscillator is connected to its first input, the output of the control trigger connected to the write and read switch and the address switch, and to the input of the first the distribution block is connected to the output of the register, also connected to the second input of the first storage unit, to the second output of the control unit and to the output of the multiplexer, the third output of the control unit is connected to the third input the first memory block, the output of which is connected to the third input of the register, while the output of the address switch is connected to the first input of the second memory block, the output of which is connected to the first input of the pulse counter, / L connected to the second input through m ** the second distribution block with the output of the first distribution block, and the fourth output of the control unit is connected to the second input of the second distribution block, the fifth output of which is connected to the third input of the pulse counter connected to the output through The distribution block to the second input of the second memory block, to the third input of the remote control switch, is also connected to the first input of the fourth distribution block, connected by the output to the first input of the control trigger, the output of which is connected to the second input of the third distribution block, and to the input of the block registration through the unit for issuing information for registration connected to the first output of the information processing unit, the second output of which and the input are connected respectively to the input and output of the software unit, the third output is connected; □О которого подключен выход записи-считывания, соешестым выходом блока первый выход которого к третьему входу коммутатора записи-считывания, а четвертый, пятый и шестой выходы блока обработки информации подключены 'соответственно к. третьему входу коммутатора адреса, к второму входу четвертого распределительного блока и к второму входу управляющего триггера, а к второму, третьему и четвертому входам блока обработки информации подк лючены соответственно выход второго запоминающего блока, выход делителя частоты и выход блока запуска.□ About which the write-read output is connected, with the sixth output of the block the first output of which is to the third input of the write-read switch, and the fourth, fifth and sixth outputs of the information processing unit are connected 'respectively to the third input of the address switch, to the second input of the fourth distribution block and to the second input of the control trigger, and to the second, third, and fourth inputs of the information processing unit, the output of the second storage unit, the output of the frequency divider, and the output of the start block are connected.
SU823467833A 1982-07-08 1982-07-08 Device for registering and checking measured parameters SU1068711A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823467833A SU1068711A1 (en) 1982-07-08 1982-07-08 Device for registering and checking measured parameters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823467833A SU1068711A1 (en) 1982-07-08 1982-07-08 Device for registering and checking measured parameters

Publications (1)

Publication Number Publication Date
SU1068711A1 true SU1068711A1 (en) 1984-01-23

Family

ID=21021559

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823467833A SU1068711A1 (en) 1982-07-08 1982-07-08 Device for registering and checking measured parameters

Country Status (1)

Country Link
SU (1) SU1068711A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 462991, кл. G 01 D 9/2, 1975. 2. Авторское свидетельство СССР № 767Ы8, кл. G 01 D 5/12, 1979. *

Similar Documents

Publication Publication Date Title
SU1068711A1 (en) Device for registering and checking measured parameters
SU756442A1 (en) Device for signalling state of object being monitored
SU1332351A1 (en) Multichannel checking device
SU1026163A1 (en) Information writing/readout control device
SU1198463A1 (en) Device for checking and indicating parameters of pulsed signals
SU1171778A1 (en) Device for comparing codes
SU1280600A1 (en) Information input device
SU1213465A1 (en) Multichannel meter of time intervals
SU1462119A1 (en) Device for controlling process of preparing multicomponent mixtures
SU526882A1 (en) Device for entering information about object parameters into an electronic computer
SU1661770A1 (en) Test generator
SU1267398A1 (en) Information input device
SU1439515A1 (en) Device for registering lightnings
RU1798792C (en) Device for testing input/output interface
SU1283769A1 (en) Device for checking logic units
SU1499464A1 (en) Selector of pulse sequences
SU809345A1 (en) Storage unit control device
SU1282107A1 (en) Information input device
SU1182506A1 (en) Information input device
SU1383374A1 (en) Device for checking i/0 interface
SU1444739A1 (en) Device for input of information from two-way sensors
SU1249529A1 (en) Device for simulating network topology
SU808942A1 (en) Device for monitoring electricity generation and consumption
SU1725394A1 (en) Counting device
SU1478247A1 (en) Indicator