SU1458841A1 - Device for monitoring digital units - Google Patents
Device for monitoring digital units Download PDFInfo
- Publication number
- SU1458841A1 SU1458841A1 SU874268302A SU4268302A SU1458841A1 SU 1458841 A1 SU1458841 A1 SU 1458841A1 SU 874268302 A SU874268302 A SU 874268302A SU 4268302 A SU4268302 A SU 4268302A SU 1458841 A1 SU1458841 A1 SU 1458841A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- signature
- counter
- trigger
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл контрол логических блоков ;средств цифровой вычислительной техники . Цель изобретени - повышение достоверности контрол цифровых бло- ков и быстродействи устройства. Указанна цель достигаетс путем ввеле ни в устройство D-триггера 10, счетчика 11 и образовани новых линий св зи. Кроме того, устройство содержит задатчик 1 тестов, мультиплексор 3, генератор 4 пачки импульсов , элемент И 5, счетчик 6, сигнатурный анализатор 7, блок 8 управлени , блок 9 пам ти сигнатур, блок 12 сравнени , триггер 13 правильности сигнатур и индикатор 14. Устройство обеспечивает однозначность сравнени сн той сигнатуры с данного вьшода с эталонной сигнатурой этого же вывода. При этом обеспечиваетс необходимость ручного подключени выводов контролируемого цифрового блока 2 к сигнатурному анализатору 7 при помощи кнопки блока 8 управлени . 1 э.п. ф-лы, 3 ил. (ЛThe invention relates to computing and can be used to control logic blocks, digital computing equipment. The purpose of the invention is to increase the reliability of control of digital units and the speed of the device. This goal is achieved by entering into the device D-flip-flop 10, the counter 11 and the formation of new communication lines. In addition, the device contains test unit 1, multiplexer 3, generator 4 bursts of pulses, element 5, counter 6, signature analyzer 7, control block 8, signature memory block 9, comparison block 12, signature correctness trigger 13 and indicator 14. The device provides unambiguity of comparison of the signature removed from this output with the reference signature of the same output. In this case, it is necessary to manually connect the outputs of the monitored digital unit 2 to the signature analyzer 7 using the button of the control unit 8. 1 ep f-ly, 3 ill. (L
Description
Изобретение относится к вычислительной технике и может быть использовано для контроля логических блоков средств вычислительной техники, диск- 5 ретной автоматики.The invention relates to computer technology and can be used to control the logical blocks of computer technology, disk-5 automation.
Цель изобретения - повышение достоверности контроля и быстродействия устройства за счет однозначности сравнения снятой сигнатуры с данного 10 вывода с эталонной сигнатурой этого же вывода, и исключение необходимости ручного подключения выходов контролируемого блока к сигнатурному анализатору при помощи кнопки блока уп- 15 равнения.The purpose of the invention is to increase the reliability of control and speed of the device due to the unambiguity of comparing the removed signature from this 10 output with the reference signature of the same output, and eliminating the need to manually connect the outputs of the monitored unit to the signature analyzer using the button of the control unit.
На фиг. 1 приведена блок-схема устройствана фиг, 2 - функциональная схема блока управления; на > фиг.З - формат информации, хранящий- 20 ся в блоке памяти сигнатур.In FIG. 1 shows a block diagram of the device of FIG. 2 - a functional diagram of a control unit; on> fig.Z - information format stored in the signature memory block.
Устройство содержит задатчик 1 тестов, контролируемый цифровой блок 2, мультиплексор 3, генератор 4 пачки импульсов, первый элемент 5 И, 25 первый счетчик 6, сигнатурный анализатор 7, блок 8. управления, блок 9 памяти сигнатур, D-триггер 10, второй счетчик II, блок 12 сравнения, триггер 13 правильности сигнатур и 30 индикатор 14, информационные входы мультиплексора 3 соединены с клеммами для подключения выходов*контролируемого цифрового блока 2, а выход - с информационным входом сигнатурного 35 анализатора 7. Выходы задатчика 1 тестов'связаны с клеммами для-подключения входов контролируемого цифрового блока 2, а вход - с первым выходом блока 8 управления. Выход 40 генератора 4 пачки импульсов подключен через первый элемент И 5, к счетному входу.первого счетчика 6 и Свходу D-триггера 10. Информационные выходы первого счетчика 6 соединены 45 с адресными входами блока 9 памяти _ сигнатур, управляющими входами-муль- , типлексора 3 и третьими входами индикатора 14. Группа информационных выходов блока 9 памяти сигнатур связана с первыми входами блока 12 сравнения и информационными входами второго счетчика· 11. Выход блока 12 сравнения соединен с информационным входом триггера 13 правильност.и сигнатур, выход которого подключен к первому входу индикатора 14 и второму входу блока 8 управления. Вторые входы индикатора 14 соединены .The device comprises a test unit 1, a controlled digital unit 2, a multiplexer 3, a pulse train generator 4, a first element 5 AND, 25 a first counter 6, a signature analyzer 7, a control unit 8. a control unit 9, a signature memory unit 9, a D-trigger 10, a second counter II, comparison unit 12, trigger 13 for correct signature and 30 indicator 14, information inputs of multiplexer 3 are connected to terminals for connecting outputs * of controlled digital unit 2, and the output is to information input of signature 35 of analyzer 7. The outputs of test setter 1 are connected to terminals for- Connections inputs controlled digital unit 2, and the input - to the first output of the control unit 8. The output 40 of the generator 4 bursts of pulses is connected through the first element And 5, to the counting input of the first counter 6 and the input of the D-trigger 10. The information outputs of the first counter 6 are connected 45 to the address inputs of the block 9 of the memory _ signatures controlling the inputs of the multiplexer 3 and the third inputs of the indicator 14. The group of information outputs of the signature memory block 9 is connected with the first inputs of the comparison block 12 and the information inputs of the second counter · 11. The output of the comparison block 12 is connected to the information input of the trigger 13 correctness and signatures, the output which is connected to the first input of the indicator 14 and the second input of the control unit 8. The second inputs of the indicator 14 are connected.
с выводом сигнатурного анализатора 7. и вторыми входами блока 12 сравнения. Второй выход блока 8 управления подсоединен к установочным входам сигнатурного анализатора 7, первого счетчика 6, триггера 13 правильности сигнатур, R-входу D-триггера 10 и R-входу второго счетчика 11. Синхровход сигнатурного анализатора 7 соединен с Третьим выходом 'блока 8 управления. Второй выход блока 9 памяти сигнатур связан с D-входом .D·-триггера 10, первый S-вход которого соединен с вычитающим входом второго счетчика 11, синхровходом триггера 13 правильности сигнатур и четвертым выходом блока 8 управления. Счетный вход второго с.четчика 1 1 подключен к второму S-входу D-триггера 10 и пятому выходу блока 8 управления. Второй вход первого элемента И 5 соединен с прямым выходом первого D-тригегра 10, инверсный выход которого связан с первым входом блока 8 управления, третий вход которого соединен с выходом переноса второго счетчика 11.with the output of the signature analyzer 7. and the second inputs of the comparison unit 12. The second output of the control unit 8 is connected to the installation inputs of the signature analyzer 7, the first counter 6, the trigger 13 for signature validity, the R-input of the D-trigger 10 and the R-input of the second counter 11. The clock input of the signature analyzer 7 is connected to the Third output 'of the control unit 8. The second output of the signature memory unit 9 is connected to the D-input of the .D · trigger 10, the first S-input of which is connected to the subtracting input of the second counter 11, the sync input of the trigger 13 for signature validity, and the fourth output of the control unit 8. The counting input of the second s counter 1 1 is connected to the second S-input of the D-trigger 10 and the fifth output of the control unit 8. The second input of the first element And 5 is connected to the direct output of the first D-trigger 10, whose inverse output is connected to the first input of the control unit 8, the third input of which is connected to the transfer output of the second counter 11.
Блок 8 управления содержит кнопку 1.5 пуска, элемент ИЛИ 16, D-триггер 17, элемент И 18, генератор 19 импульсов, счетный триггер 20, третий счетчик 21, кнопку 22 исходной установки и резистор 23.The control unit 8 contains a start button 1.5, an OR element 16, a D-trigger 17, an And 18 element, a pulse generator 19, a counting trigger 20, a third counter 21, an initial setting button 22 and a resistor 23.
II
Кнопка исходной установки 22 соединена первым выводом с общей шиной устройства, вторым выводом - с вторым выходом блока, установочными вхо дами счетного триггера 20, счетчика 21 и первым входом элемента ИЛИ 16, второй вход которого связан с четвертым выходом блока и выходом счетчика 21, счетный вход которого соединен с третьим выходом блока и первым выходом счетного триггера 20, второй выход которого подключен к первому выходу блока, а счетный вход. ц выходу элемента ИЛИ 16, первый вход которое го соединен с выходом генератора 1 9 импульсов, а второй - с выходом D триггера 17, D-вход которого соединен через резистор 23 с шиной питания, С-вход - с первым входом блока, а, R-вход - с выходом элемента ИЛИ 16, третий вход которого соединен с третьим входом блока, а четвертый вход - с вторым входом блока, пятый выход которого подключен к первому выходу кнопки пуска 15, второй вывод которой соединен с общей шиной устройства .The button of the initial installation 22 is connected by the first output to the device common bus, the second output - with the second output of the unit, the installation inputs of the counting trigger 20, the counter 21 and the first input of the OR element 16, the second input of which is connected with the fourth output of the unit and the output of the counter 21, counting the input of which is connected to the third output of the block and the first output of the counting trigger 20, the second output of which is connected to the first output of the block, and the counting input. c the output of the element OR 16, the first input of which is connected to the output of the generator 1 9 pulses, and the second with the output D trigger 17, the D-input of which is connected via a resistor 23 to the power bus, the C-input is with the first input of the unit, and the R-input is with the output of the OR element 16, the third input of which is connected to the third input of the unit, and the fourth input is with the second input of the block, the fifth output of which is connected to the first output of the start button 15, the second output of which is connected to the common bus of the device.
Блок 9 памяти сигнатур представляет собой постоянное запоминающее устройство (ПЗУ-) с организацией nx(k+l) бит, где η - максимальный' номер выхода контролируемого цифрового· блока; к - разрядность сигнату— ιθ ры.The signature memory unit 9 is a read-only memory (ROM-) with nx (k + l) bit organization, where η is the maximum 'output number of the monitored digital · block; to - the capacity of the signature - ιθ ry.
По нулевому адресу в ПЗУ записывается количество выходов контролируемого цифрового блока 2 в двоичном коде. В адресном поле (с 1 по п) 15 в информационном слове (с 1 по к) записывается эталонная сигнатура каж- . дого выхода контролируемого цифрового блока 2 в ячейку, адрескоторой соответствует порядковому номеру выхо- 20 да, при этом в информационном слове (разряд к+1) записывается 0, если этот выход подлежит контролю по данной сигнатуре,или 1, если данный вывод в контролируемом цифровом бло- 25 ке 2 отсутствует или он является входом.At the zero address in the ROM, the number of outputs of the monitored digital unit 2 is recorded in binary code. In the address field (from 1 to p) 15 in the information word (from 1 to k), the reference signature is each. each output of the controlled digital unit 2 to the cell whose address corresponds to the serial number of the output 20 yes, while in the information word (bit to + 1) 0 is written if this output is subject to control by a given signature, or 1 if this output is in a controlled digital block 25 ke 2 is absent or it is an input.
Устройство работает следующим образом.The device operates as follows.
Блок 8 управления выдает сигнал 30 начальной установки, который устанавливает сигнатурный анализатор 7, первый счетчик 6, второй счетчик 11, первый D-триггер 10 и триггер 13 правильности сигнатур в исходное нулевое состояние. По сигналу Пуск” из блока 8 упдавления во второй счетчик I 1 записывается по информационным входам из блока 9 памяти сигнатур количество выходов в контролируе- до мом цифровом блоке 2 в двоичном коде. По этому же сигналу первый D-триггер 10 устанавливается в единичное состояние и своим прямым выходом открывает первый элемент И 5. По пер- 45 вому сигналу с генератора 4 пачки импульсов через элемент И 5 первый счетчик 6 устанавливается в единичное состояние, из блока 9 памяти сигнатур выбирается содержимое первого адреса. Если первый выход в контролируемом цифровом блоке является-выходным, то в разряде (к+1) блока 9 памяти сигнатур записан :'О. По заднему фронту сигнала с первого элемента 5дThe control unit 8 provides an initial setup signal 30, which sets the signature analyzer 7, the first counter 6, the second counter 11, the first D-trigger 10 and the signature validity trigger 13 to the initial zero state. According to the Start signal, from the control unit 8 to the second counter I 1, the number of outputs in the binary code 2 being monitored is recorded by the information inputs from the signature memory block 9. By the same signal, the first D-flip-flop 10 is set to a single state and opens the first element And 5 with its direct output. According to the first 45 signal from the generator 4 bursts of pulses through the And 5 element, the first counter 6 is set to a single state, from the memory unit 9 signatures selects the contents of the first address. If the first output in the monitored digital unit is output, then in the discharge (k + 1) of the signature memory unit 9 is written : 'O. On the trailing edge of the signal from the first element 5 d
И 5 первый D-триггер 10 устанавливается в нулевое состояние, своим прямым выходом закрывает первый элемент И 5. На первом счетчике 6 фиксирует ся единичное состояние. К информационному входу сигнатурного анализатора 7 через мультиплексор. 3 подключаются первый выход контролируемого цифрового блока 2. Эталонная сигнатура, соответствующая первому выходу, записана по первому адресу в блоке 9 памяти сигнатур. Эталонная сигнатура поступает с информационных выходов блока 9 памяти сигнатур на первые входы блока 12 сравнения. По положительному перепаду с инверсного выхода первого D-триггера блок 8 управления выдает сигнал по первому выходу, по которому осуществляется вывод с задатчика 1 тестов первого теста на входы контролируемого блока 2. С первого выхода блока 2 информация через мультиплексор 3 поступает на сигнатурный анализатор 7, •представляющий собой сдвигающий регистр; охваченный обратными связями через схему сложения по модулю два. По первому сигналу сдвига с блока 8 управления эта информация записывается в первый разряд анализатора 7. По второму сигналу с блока 8 управления задатчик 1 тестов выдает второй тест на блок 2, ас первого выхода блока 2 через мультиплексор 3 второй бит информации поступает на вход анализатора 7 и по второму сигналу сдвига с блока 8 управления записывается в анализатор 7 и. т.д. до тех пор, пока вся тестовая программа не будет выведена из задатчика 1 тестов и вся последовательность кодов с первого выхода контролируемого . блока 2 не окажется свернутой в сигнатурном анализаторе 7.And 5, the first D-trigger 10 is set to zero, closes the first element And 5 with its direct output. A single state is fixed on the first counter 6. To the information input of the signature analyzer 7 through the multiplexer. 3, the first output of the monitored digital unit 2 is connected. The reference signature corresponding to the first output is recorded at the first address in the signature memory unit 9. The reference signature comes from the information outputs of the signature memory unit 9 to the first inputs of the comparison unit 12. According to the positive difference from the inverse output of the first D-flip-flop, the control unit 8 gives a signal at the first output, from which the first test is output from the input unit 1 of the tests to the inputs of the controlled unit 2. From the first output of unit 2, information is transmitted through the multiplexer 3 to the signature analyzer 7, • representing a shift register; covered by feedback through an addition modulo two scheme. According to the first shift signal from the control unit 8, this information is recorded in the first bit of the analyzer 7. According to the second signal from the control unit 8, the test unit 1 issues a second test to unit 2, and the first output of unit 2 through the multiplexer 3 receives a second bit of information at the input of the analyzer 7 and the second shift signal from the control unit 8 is recorded in the analyzer 7 and. etc. until the entire test program is withdrawn from the master of 1 tests and the entire sequence of codes from the first output of the controlled one. block 2 will not be collapsed in signature analyzer 7.
Свертка этой информации поступает в параллельном коде на вторые входы индикатора. После этого блок 8 управления выдает сигнал с четвертого выхода, который фиксирует на триггере 13 правильности сигнатур результат сравнения информации, полученной на. сигнатурном анализаторе 7 с первого выхода блок 2 и выведенной из первого адреса блока 9 памяти сигнатур.A convolution of this information is received in parallel code at the second inputs of the indicator. After that, the control unit 8 generates a signal from the fourth output, which captures the result of comparing the information received on the trigger 13 of the signature accuracy. signature analyzer 7 from the first output of block 2 and the signature memory derived from the first address of block 9.
В результате если снятая сигнатура с первого вывода блока 2 отлична от эталонной сигнатуры, записанной по первому адресу в блоке 9 памяти сигнатур, то считается, что данный' вывод блока неисправен. Сигнал с выхода триггера 13 правильности сигнатур, означающий несравнение снятой и· эталонной сигнатуры, поступает на второй вход блока 8 управления, по которому останавливается процесс контроля'. На индикаторе 14 высвечивается номер вывода, по которому произошло несравнение, признак несравнения и снятая с вывода сигнатура. В случае сравнения снятой и эталонной сигнатуры, т.е. триггер 13 правильности сигнатур находится в нулевом состоянии, по заднему фронту сигнала с четвертого выхода блока 8 управления содержимое второго счетчика 11 уменьшается на единицу, а первый D-триггер 10 устанавливается в единичное состояние и своим прямым выходом открывает первый элемент И 5. Сигналы с генератора 4 пачки импульсов через открытый элемент И 5 поступают на счетный вход первого счетчика 6. Из блока 9 памяти сигнатур выбирается содержимое второго адреса>и к сигнатурному анализатору 7 через мультиплексор 3 подключается второй выход блока 2.As a result, if the removed signature from the first output of block 2 is different from the reference signature recorded at the first address in signature block 9, then this block output is considered to be faulty. The signal from the output of the trigger 13 of the signature signature, indicating the non-comparison of the removed and the · reference signature, is fed to the second input of the control unit 8, which stops the control process'. On the indicator 14, the output number is displayed, according to which the non-comparison occurred, the sign of non-comparison and the signature taken from the output. In the case of comparing the captured and the reference signature, i.e. the signature validation trigger 13 is in the zero state, on the trailing edge of the signal from the fourth output of the control unit 8, the contents of the second counter 11 are reduced by one, and the first D-trigger 10 is set to a single state and opens its first element And its direct output 5. Signals from the generator 4 bursts of pulses through the open element And 5 are fed to the counting input of the first counter 6. From the block 9 of the signature memory the contents of the second address are selected> and the second output is connected to the signature analyzer 7 through the multiplexer 3 unit d 2.
Если с второго выхода блока 9 памяти сигнатур считан ноль, означающий, что второй выход контролируемого блока 2 подлежит контролю, первый D-триггер 10 устанавливается в нулевое состояние.. Происходит снятие и сравнение сигнатуры с цторого вывода также,, как и для первого. Если с второго выхода блока 9 памяти сигнатур считана единица, означающая, что данный 'вывод контролируемого цифрового блока 2 не подлежит контролю’, первый D-/Tpnrrep 10 остается в единичном состоянии, первый счетчик 6 изменяет состояние на единицу, из блока 9 памяти сигнатур выбирается информация со следующего адреса и т.д., пока с второго выхода блока 9 памяти сигнатур не считается ноль, означающий, что данный· выход контролируемого цифрового блока 2 подлежит контролю по эталонной сигнатуре, записанной в этом адресе.If zero is read from the second output of the signature memory block 9, which means that the second output of the controlled block 2 is to be monitored, the first D-trigger 10 is set to zero. The signature is removed and compared with the second output as well as for the first. If a unit is read from the second output of the signature memory block 9, which means that this 'output of the monitored digital block 2 cannot be controlled', the first D- / Tpnrrep 10 remains in the single state, the first counter 6 changes the state to one, from the signature memory block 9 information from the next address, etc., is selected until zero is counted from the second output of signature block 9, meaning that this output of the monitored digital block 2 is subject to control by the reference signature recorded in this address.
гg
После каждого снятия сигнатуры с выходов контролируемого цифрового блока 2 и ее сравнения с эталонной содержимое второго счетчика 11 уменьшается на единицу. После того, как все выходы контролируемого блока 2 проверены, содержимое второго счетчика 11 равно нулю и по сигналу переноса с второго счетчика 11 блок 8 управления прекращается процесс контроля.After each removal of the signature from the outputs of the controlled digital unit 2 and its comparison with the reference, the contents of the second counter 11 are reduced by one. After all outputs of the monitored unit 2 are checked, the contents of the second counter 11 is zero and the control process is terminated by the transfer signal from the second counter 11.
Блок 8 управления работает следуюг щим образом.The control unit 8 operates as follows: r conductive manner.
При нажатии кнопки 22 счетный триггер 20, третий счетчик'21 и второй D-триггер 17 через элемент ИЛИ .16 устанавливаются в исходное состояЮ ние и на анализатор 7, первый счетчик 6, второй счетчик 11, первый D-триггер 10 и триггер 13 выдается сигнал начальной установки. При нажатии кнопки 15 на первый D-триггер 10 15 и второй счетчик 1 1 вьщается сигнал пуска. При поступлении положительного перепада на первый вход блока с инверсного выхода .первого D-триггера 10 второй D-триггер 17 устанавли2о вается в единичное состояние. Прямым выходом второй D-триггер 17 открывает элемент И 18 и импульсы с гене-, ратора 19 поступают на счётный вход триггера 20. С выхода счетного триг25 гера 20 снимаются две последовательности импульсов, сдвинутые друг относительно друга на половину такта. Одна из последовательностей используется для задания' тестов из задат30 чика 1, другая - для сдвига информации в анализаторе 7. Третий счетчик 21 подсчитывает количество тактов в тестовой последовательности и по окончании счета выдает сигнал на четвертый выход блока 8 управления и через элемент ИЛИ 16 сбрасывает в 0 второй D-триггер 17, который блокирует второй элемент И 18 и прерывает поступление импульсов за~ 4θ Дания тестов и сдвига на задатчик 1 и анализатор 7. Сигналы с второго и третьего входов блока 8 управления поступают на схему ИЛИ 16, устанавливая в нулевое состояние второй 45 D-триггер 17, если снятая с выхода контролируемого цифрового блока сигнатура не соответствует эталонной или если процесс контроля цифрового блока окончен, т.е. второй счетчик 50 1 1 обнуляется.When the button 22 is pressed, the counting trigger 20, the third counter'21 and the second D-trigger 17 through the OR element .16 are set to the initial state and to the analyzer 7, the first counter 6, the second counter 11, the first D-trigger 10 and trigger 13 are issued initial setting signal. When button 15 is pressed on the first D-flip-flop 10 15 and the second counter 1 1, a start signal is generated. When a positive difference arrives at the first input of the block from the inverse output of the first D-flip-flop 10, the second D-flip-flop 17 is set to a single state. By a direct output, the second D-flip-flop 17 opens the And 18 element and the pulses from the generator 19 are fed to the counting input of the trigger 20. Two pulses sequences shifted relative to each other by a half clock cycle are removed from the output of the counting trigger 25 of the generator 20. One of the sequences is used to specify 'tests from task 30, another one to shift information in analyzer 7. Third counter 21 counts the number of clock cycles in the test sequence and, at the end of the count, gives a signal to the fourth output of control unit 8 and resets it to OR 16 0 second D-flip-flop 17, which blocks the second element And 18 and interrupts the arrival of pulses for ~ 4θ Denmark of tests and shift to the setter 1 and analyzer 7. The signals from the second and third inputs of the control unit 8 are fed to the circuit OR 16, set Marko Livaja into the null state 45 of the second D-flip-flop 17, when taken from the output of the digital controlled unit does not match the reference signature, or if a digital control process unit is finished, i.e. the second counter 50 1 1 is reset.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874268302A SU1458841A1 (en) | 1987-06-26 | 1987-06-26 | Device for monitoring digital units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874268302A SU1458841A1 (en) | 1987-06-26 | 1987-06-26 | Device for monitoring digital units |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1458841A1 true SU1458841A1 (en) | 1989-02-15 |
Family
ID=21313326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874268302A SU1458841A1 (en) | 1987-06-26 | 1987-06-26 | Device for monitoring digital units |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1458841A1 (en) |
-
1987
- 1987-06-26 SU SU874268302A patent/SU1458841A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР 830391, кл. G 05 F 11/26, 1981. Авторское свидетельство СССР № 1148009, кл. G 01 R 31/28, 1981. ( 54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1458841A1 (en) | Device for monitoring digital units | |
| EP0120452B1 (en) | Method of comparing data with asynchronous timebases | |
| SU1432528A2 (en) | Apparatus for monitoring the functioning of logical modules | |
| SU1663565A1 (en) | Device for checking power consumption | |
| SU1529221A1 (en) | Multichannel signature analyzer | |
| SU1249529A1 (en) | Device for simulating network topology | |
| SU1410033A1 (en) | Logical analyzer | |
| SU1488808A1 (en) | Device for detecting unstable failures | |
| SU1529293A1 (en) | Device for shaping test sequence | |
| SU1381522A1 (en) | Data input device | |
| SU1515176A1 (en) | Device for monitoring temperature | |
| SU1080218A2 (en) | Device for checking read-only memory blocks | |
| SU1280578A1 (en) | Multichannel device for monitoring parameters | |
| SU1278854A1 (en) | Device for checking digital units | |
| SU1267398A1 (en) | Information input device | |
| SU1478147A1 (en) | Multiport network parameter meter | |
| CN117607545A (en) | Communication-free time-sharing round-robin detection method for insulation impedance of multi-machine energy storage converter | |
| SU1405059A1 (en) | Device for checking digital units | |
| SU1160417A1 (en) | Device for checking digital units | |
| SU1269139A1 (en) | Device for checking digital units | |
| SU1117667A1 (en) | Device for digital measuring,storing and reproducing of discrete values rf one-fold signal | |
| SU1210230A1 (en) | Telegraph sensor | |
| SU938421A1 (en) | Device for measuring error coefficient | |
| SU1141577A2 (en) | Device for majority decoding of cyclic codes in the event of three-fold repetition of combination | |
| RU2020420C1 (en) | Multichannel recorder |