SU1439534A1

SU1439534A1 - Линейный интерпол тор

Info

Publication number: SU1439534A1
Application number: SU874232008A
Authority: SU
Inventors: Юрий Георгиевич Игнатьев; Михаил Михайлович Леонов; Валерий Яковлевич Сорин
Original assignee: Ленинградский Институт Авиационного Приборостроения
Priority date: 1987-04-20
Filing date: 1987-04-20
Publication date: 1988-11-23

Abstract

Изобретение относитс к линейным интерпол торам и может быть использовано в телевизионной технике в устройствах интерактивной графики и интерактивной живописи, в устройствах : ел акции видеосигнала сложной формы и генераторах границ спецэффекта на основе светового пера, а также в автоматике и вычислительной технике в устройствах графического

Description

отображени информации. Целью изобретени вл етс повышение быстродействи и расширение функциональных возможностей за счет формировани координат точек при интерпол ции и сигнала окончани интерпол ции. Линей- ньй интерпол тор содержит первый 1, второй 2 и третий 3 блоки суммировани , первьй 4, второй 5 и третий 6 коммутаторы, блок 7 вычислени оценочной функции, четвертьй коммутатор 8, регистр 9 оценочной функции, блок 10 формировани сигналов интерпол ции, блок 11 счетчиков адресных сигналов, 5лок 12 сравнени и блок 13 управлени . Введение в линейный интерполй- тор третьего и четвертого коммутаторов , счетчиков адресных сигналов, блока управлени и их св зей обеспечивает повышение быстродействи за счет уменьшени времени выполнени первого шага путем замены части ариф метич.еских операций определени начального значени оценочной функции логическими, а также обеспечивает расширение функциональных возможностей интерпол тора за счет формировани координат точек в процессе интерпол ции и сигнала останова по его окончании. 2 з.п. ф-лы, 8 ил.

1 .

Изобретение относитс -к линейным интерпол торам и может быть использовано в телевизионной технике, в , ., устройствах интерактивной графики и интерактивной живописи, в устройствам; селекции видеосигнала сложной формы и генераторах границ спецэффекта , на основе светового пера, а также в автоматике и вычислительной технике, в устройствах графического отображени информации.

Цель изобретени - повышение быстродействи и расширение функ1Сион,аль- ных возможностей за счет формирова- ни координат точек при интерпол ции , а также формировани сигнала окончани интерпол ции.

На фиг, 1 изображена функцион.аль-- на схема интерпол тора; на фиг, 2 - схема первого, второго и третьего блоков cyм шpoвaни ; на фиг. 3 - схема блока вычисутени оценочной функции; на фиг. 4 - схема четвертого коммутатора; на фиг. 5 - функциональ на схема блока формировани сигналов интерпол ции; на фиг. 6 .- схема блока сравнени ; на фиг, 7 функциональна схема блока управлени ; на фиг. 8 - вре.менные диаграммы работы .блока управлени .

Линейный интерпол тор (фиг.1) содержит первый 1, второй 2 и третий 3 блоки суммировани , первый 4, второй 5 и третий 6 коммутаторы, блок 7 вычислени оценочной функции, четвер- тый коммутатор 8, регистр 9 оценочной функции, блок 10 формировани сигналов интерпол ции, блок 11 счетчиков адресных сигналов, блок 12 сравнени и блок 13 управлени .

Первьй 1 блок суммировани (фиг,2) содержит сумматор 14,инверторы 15.1-15.N, 16, управл емые инверторы 17.1-17.N. Второй 2 и третий 3 блоки суммировани вьшолнены идентично первому блоку 1 суммировани .

Блок 7 вьиислени оценочной функции (фиг.З) содержит сумматор 18 и инверторы 19.1-19.N.

Четвертый коммутатор (фиг.4) содержит мультиплексор 20, элемент 21 сравнени и инвертор 22.

Блок 10 формировани сигналов интерпол ции (фиг. 5) содержит строби- рующий элемент 23, первый 24.1 и второй 24.2 коммутаторы, с первого 25.1 по четвертьй 25.4 элементы И-НЕ, пер- вьш 26.1 и второй 26.2 инверторы.

Блок 12 сравнени (фиг.6) содержит два многоразр дных элемента 27. 1 и 27.2 сравнени , два элемента 28.1 и 28.2 стробировани , два триггера 29.1 и 29.2 и элемент 30 совпадени .

Блок 13 управлени (фиг. 7) содержит делитель 31 частоты, элемент 32 разрешени , первый 33.1, второй 33.2 и третий 33.3 мультивибраторы и триггер 34.

1439534

Интерпол тор работает следующим образом.

Элементарные перемещени в процессе интерпол ции отрезка суммой, заданного координатами начальных и конечных точек по оси Х(Хд, Х) и (д, Yg), осуществл ютс на основании расчета в з аждом такте интерпол ции значени оценочной функции , при этом, если U; О, осуществл ютс элементарные перемещени по координатам X и Y (шаг XY), если и,; 0; осуществл етс элементарное

коде через управл емые инверторы 17.1-17.N поступает на выходы блока При А В переполнени разр дной сетки сумматора 14 не происходит (Р 0), а результат сложени А + В поступает на выход сумматора 14 в инверсном коде. Подключени Пр мо и Инверсно выходов сумматора 14 с 10 выходом блока суммировани обеспечиваютс управл емыми инверторами 17.1-17.N по сигналу переноса-старшего разр да этого сумматора. Выход переноса старшего разр да, сумматора

перемещение по координате с болышм 15 I вл етс знаковьм выходом блоков

; перемещением. Обозначим меньшее из координатных перемещений ДХ /Хд- - XB/ и Д /.д - е/ через М. В исходной точке интерпол ции значесуммир о в а и и .

После того р;ак на выходах первого

1 и второго 2 блоков CyNiMilpOBaHIin

выставл етс значени е разностей Л X,

ние и принимают равным М. Далее про-JQ по координатам X и , огш постуизвод т логическое определение направлени первого шага: ..U, М, если и О, - шаг Х, если и 0 - шаг в канапе большего перемещени .

Дальнейшее значение оценочной функции рассчитываетс следующим образом:

. U;, 0; и; U , -UZ - шаг

U ё 0; U М - U;, - шаг в ка ,пают на первые и вторые входы от третьего 3 блока суммировани , осуществл ющего операцию uZ & X -&. Работает третий 3 блок суммировани 25 идентично первому 1 и второму 2 блокам суммировами . Одновременно коды йХ и й поступагот на первые и вторые входы первого.4 коммутатора , который пропускает на свой выход

нале боль- зо в интервале интерпол ции меньшее

шего, где -Л Z /ДХ .

В первом 1 и втором 2 блоках суммировани происходит вычитание поступающих на их входы кодов начальных и конечных значений координаты X и начальных и конечных значений координаты соответственно. Вычита- tiKe вьшолн етс как операци сложени

с последующим логическим управлением Q мутатора 8, а вторые информационные

вьщачей окончательного результата, а именно

1 1-1 Р А В; при , где А и В - коды чисел, поступающие соответственно на первый и вторые входы блоков суммировани . В том случае, когда А В, происходит переполнение разр дной сетки сумматора 14 (фиг.2), что вызывает по вление уровн логической 1 на выходе переноса старшего разр да этого сумматора (Р 1), По- вивща с 1 на выходе переноса старшего разр да сумматора 14 складываетс с результатом сложени А + В и окончательный результат в пр мом

коде через управл емые инверторы 17.1-17.N поступает на выходы блока. При А В переполнени разр дной сетки сумматора 14 не происходит (Р 0), а результат сложени А + В поступает на выход сумматора 14 в инверсном коде. Подключени Пр мо и Инверсно выходов сумматора 14 с выходом блока суммировани обеспечиваютс управл емыми инверторами 17.1-17.N по сигналу переноса-старшего разр да этого сумматора. Выход переноса старшего разр да, сумматора

суммир о в а и и .

После того р;ак на выходах первого

1 и второго 2 блоков CyNiMilpOBaHIin

выставл етс значени е разностей Л X,

по координатам X и , огш посту ,пают на первые и вторые входы от третьего 3 блока суммировани , осуществл ющего операцию uZ & X -&. Работает третий 3 блок суммировани 25 идентично первому 1 и второму 2 блокам суммировами . Одновременно коды йХ и й поступагот на первые и вторые входы первого.4 коммутатора , который пропускает на свой выход

5

из X и л в обратном .коде по сигналу . знакового выхода третьего 3 блока суммировани .

Четвертый коммутатор 8 (фиг. 4) предназначен дл осуществлени пер вого шага а.пгоритма интерпол ции. Первые информационные входы мультиплексора 20 подключены к первым входам и знаковому входу четвертого комвходы - к вторым входам четвертого комментатора 8 и выходу инвертора 22. Выходы мультиплексора 20 вл ютс выходами данных и знака, а управл ю- с щий вход - соответственно управл ющим входом.

Блок работает следуюш11М образом.

Перед началом интерпол ции на вторых входах М, - MU четвертого комму0

5

гатора 8 выставл етс значение меньшего из UX и i. В элементе 21 сравнени происходит сравнение каждо- го разр. да числа М с логической 1, так как число М подаетс в инверсном коде. Выходной сигнал элемента 21 сравнени ; через инвертор 22 поступает на вход мультиплексора 20 и представл ет собой сигнал переноса PJ, : при М О Р„ 1 ,при М О

Р 0. Импульсом FQ, поступаюЕЩМ с четвертого выхода блока 13 управле- ПИЯ на управл ющий вход четвертого коммутатора 8, мультиплексор 20 переключаетс таким образом, чтобы входы

N

и

Рд, бЫПИ

подключены к

М - М

выходу четвертого коммутатора 8. ПерBbiM пришедшим с п того выхода блоки

13

число М и

управлени импульсом .знак Р

№

F (фиг.1) записываютс в регистре 9 оценочной функции, а по первому импульсу Рц с первого выхода , блока 13 управлени происходит вьшолнение первого шага интерпол ции После окончани импульса Fg мульти-. гшексор 20 подключает выходы даи.пьп1 и знака блока 7 вычислени оценочной функции к входам данных и знака ре 1 истра 9 оценочной функции.

Работой блока 7 вычислени оценочной функции управл ют второй 5 и третий 6 коммутаторы. Оценочна функ- 11ДЯ позвол ет определ ть необходи . мость проведени или комбинированно- го шага по двум координатам или шага в направлении большей разности из Д X и. U Y. На вторые и первые входы третьего кo iмyтaтopa 8 соответственн поступают с выхода регистра 9 оценочной функции результаты циклических, вычислений блоком 7 вьгаислени оце- .ночной функции (код и)j ас выхода перового коммутатора 4 - код меньшего из UX и UY, На первы.е и вторые входы второго коммутатора 5 поступает код разности UZ и значени оценочной функции (код и). Цикличность вычислений осуществл етс записью результатов вьгаислений числа U по сигналу F с п того выхода блока 13 управлени , которьм поступает на вход синхронизации регистра 9 оценочной функции.. ,

Работой второго 5 и третьего 6 KOM мутаторов управл ет сигнал Ру. с выхода переноса старшего разр да слпмма- тора 18 блока 7 вычислени оценочной функции, которьй записан в регистр 9 оценочной функции. Первые и вторые входы сумматора 18 вл ютс первыми и вторыми входами, а выходы инверторов 19.1-19.К-соответственно выходами данных блока 7 вычислений оценоч- Hofi функции, при этом выход переноса старшего разр да сумматора 18 подключен к входу переноса младшего разр да этого сумматора и вл етс знаковым выходом блока 7 вычислени оценочной функции.

В том случае, когда Р 1 (U 0) , на вторые входы блока 7 вычислени оценочной функции поступает результат предыдущего цикла вычислений, а на первые входы - обратный код & Z. Если же Pjj О (ий 0), то на 0 вторые входы блока 7 вычислени оценочной функции поступает код меньшего из &. X и UY, а на первые входы - обратный код числа U.

5 ; Блок 13 управлени служит дл син- хронизации работы всех блоков интерпол тора и работает следуюигим образом .

На вход делител 31 частоты

0 (фиг. 7) поступает внешний сигнал с тактовой частотой F. Его. коэффи- делени подобран таким образом, чтобы интерпол тор работал синфазно с внешним ОЗУ, в которое записывают5 с с выхода устройства координаты

интерполируемых точек. С выхода делител частоты деленна частота поступает на первый вход элемента 32 разрешени , на третий и второй йходы

0 которого подаютс внешний сигнал раз-, решени интерпол ции и сигнал Останов с вькода блока 12 сравнени . Частота F с вь)хода элемента 32 разрешени поступает на перзьй 33.1 и вто5 рой 33.2 мультивибраторы, .которые срабатьшают соответственно по заднему и переднему фронтам частоты F.. и формируют сигналы F, F,j, и F. Импульсные последовательности с час-f;

тотами Т..К F сдвинуты одна относительно другой на врем , необходимое дл расчета направлени шага в блоке 7 и вычислени оценочной функции. На третьем выходе блока 13 управлени , .соединенном с первым выходом второго мультивибратора 3. 2., формируетс последовательность F(j (инверсна ) . Сигнал разрешени интерпол ции поступает также и на третий мультивибратор 33.3, который формирует импульс F на втором выходе блока 13 управлени , по которому происход т начальна установка счетчиков в блоке 11 счетчиков адресных сигналов и сбро с триггеров 29.1 и 29„2 в блоке 12 сравнени (фиг.6). Импульс F также взво- ; дит триггер 24, выходной сигнал F которого поступает на четвертый выход блока 13 управлени и вл етс

1

управл юцщм сигналом дл четвертого коммутатора 8. Временные диаграммы блока 13 управлени представлены на фиг, 8.

Блок 10 формировани сигналов интерпол ции работает следующим образом .

В интервале интерпол ции на сигнальный вход стробирующего элемента 23 (фиг.5) поступают импульсы частоты Fy 5 а на его управл югций вход поступает сигнал Pj со знакового выхода регистра 9 оценочной функции. На выход стробирующего элемента 23 импульсы частоты F проход т только в случае, когда Р 1 .

В зависимости от сигнала P.yj поступающего на управл юи ;ие входы первого 2А,1 и второго 24.2 коммутато- ров, на выходы этих коммутаторов проход т либо импульсы с выхода элемен- та 23 разрешени , либо импульсы частоты Fy, причем если на выходы первого коммутатора 24.1 проход т импуль- сы частотой FU, то на выход второго коммутатора 24.2 проход т импульсы с выхода элемента 23 разрешени

uZ ) наоборот (

Сигналы с выхода коммутатора

24.1поступают на входы схем 25.1 и 25.2 разрешени .

В случае, когда Рдх 1 импульсы с выхода первого коммутатора 24.1 проход т через первьй элемент И-НЕ 25.1, в случае Рдх через второй элемент И-НЕ 25.2.

Подобным же образом иьшульсы с выхода второго коммутатора 24.2 проход т через третий 25.3 или четвер- тый 25.4 элемент И-НЕ в зависимости от значени сигнала Рд.Выходы первого 25.1 и второго

25.2элементов И-НЕ соединены соответственно с входами пр мого и обрат ного счета счетчика адресных сигнало по координате X блока 11 счетчиков адресных сигналов, а выходы третьего

25.3и четвертого 25.4 элементов

И-НЕ соединены соответственно с вхо- дами пр мого и обратного счета счетчика адресных сигналов по координате Y того же блока.

Первьй 26.1 и второй 26.2 инверторы , служат дл получени парафазных сигналов PUX и Рд иТаким образом, в каждом интервале интерпол ции на одном из выходов Fy и X или F|7 и X по вл етс последова; 48

.тельность импульсов, сформированна в направлении строчной развертки, а на одном из выходов FU Y и FJ Y-по- следовательность импульсов, сформированна в направлении кадровой развертки .

Блок 11 счетчиков адресных сигналов осуществл ет формирование координат точек интерполируемой линии и работает следующим образом.

Перед первым расчетным шагом по сигналу из блока 13 управлени производитс запись начальных координат ХдИ . По результатам последующих расчетных шагов на выходах блока 10 формь ровани сигналов интерпол ции формируютс импульсы, которые поступают с вькодов первого 25.1, второго 25.2, третьего 25.3 и четвертого 25.4 элементов И-НЕ на входы пр мого и обратного счета счетчиков в блоке 11 счетчиков адресных сигналов. На выходах этих счетчиков формируютс коды адреса интерполированной точки.

Блок 12 сравнени (фиг.6) служит дл остановки процесса интерпол ции пр достижении конечного значени координат X ц. и Y., и состоит из двух

а D

многоразр дных элементов, сравнени - 27.1 (по координате X) и 27.2 (по координате Y), на первые входы которых поступают текущие значени координаты с выходов счетчиков блока 11, счетчиков адресных сигналов, а на вторые - код конечного значени координаты интерпол ции. При совпадении кодов текущего и конечного значений по каждой из координат X и Y на выходах многоразр дных элементов 27.1 и 27.2 сравнени формируютс сигналы которые через элементы 28.1 или 28.2 стробировани взвод т триггеры 28.1 и 28.2. Необходимость использовани триггеров возникает в св зи с возможностью неодновременного достижени конечной координаты по каналам X и Y. Сигналы с выходов триггеров 29.1 и 29.2 суммируютс на элементе 30 совпадени и поступают на первый вход блока 13 управлени . В начале следующего такта интерпол ции триггеры сбрасываютс в О по сигналу с второго выхода блока 13 управлени .

Таким образом, введение новых блоков и их св зей позвол ет повысить быстродействие линейного интерпол тора за счет уменьшени времени вы914

iiDJiiienHH первого шага путем замены, части арифметических операций по определению начального значени оценочной функпд1и на логические, а также обеспечивает расширение функцио- нальных возможностей интерпол тора за счет формировани в устройстве координат точек в процессе интерпол ции и сигнала останова по его окончании .

Claims

Формула изобретени

1. Линейный ийтерпол тор,, содержаи ий первьй, второй, третий блоки суммировани , первый и второй комлгу- таторы, блок вычислени оценочной функции, регистр оценочной функщги, знаковьй выход которого подключен к управл ющему входу второго коммутатора , выходы первого блока сум шрова ки соединены с первыми входами первого коммутатора, а второго, комм:, татора подключены к nepBbtM входам блока вычислени оценочной функции , отличающийс тем, что, с целью повьпиени быстродействи и расишрени функщюнальных возможностей за счет форг-шровани координат точек тгри интерпол ции, а зке формировани сигнала окончани интерпол ции, в него введены третий и четвертый коммутатор, блок формиро- ва:-ш сигналов интерпол ции, блок счетчиков адресцых сигналов, блок сравнени и блок управлени , причем первые и вторые входы первого ёлока суммировани подключены соответственно к шинам данных начальных и конечных значений координаты Хр первые и вторые входы второго блока суммн- роваш1 подключены соответственно к имнам данны Х начальных и конечньк значений координаты Y, первые входы третьего блока суммировани подкл 0 чены к выходам первого блока суммировани , а вторые входы третьего блока суммировани соединены с вторыми входами первого коммутатора и выходами второго блока суммировани , первые входы второго коммутатора соединены с выходами третьего блока су :мировани , вьксоды данных и знаковый выход блока вычислени оценочной ФУНКЦИ.И подключены соответственно к первьпч входам и знаковому входу чечвертого ко.ммутатора,, вторые входьг Ko ioporcj соединены с первыми входами

953/410

третьего коммутатора и выходами первого коммутатора, при этом вторые входы второго и третьего.коммутаторов g объединены и подключены к выходу данных регистра оценочной функции, входы данных и знаковый вход которого соединены соответственно с выходами , данных и знаковым выходом четверто0 го коммутатора, выходы третьего

коммутатора подключены к вторым входам блока вычислени оценочной функ- ции, первьй и второй входы блока формировани сигналов интерпол ции соеди15 йены соответственно со знаковыми выхода- .ми первого и второго блоков суммирова- ни ,третий вход соединен с управ- п юищм входом третьего кo шyтaтopa и знаковым выходом регистра оценочной

0 функции, четвертый вход соединен с первым вькодом блока управлени , а п тый вход соединен с управл ющим вход.ом первого коммутатора и знако- вьм выходом третьего блока суммирова 5 Ш-1Я, вькоды блока формировани сигналов интерпол ции подключены к счет- нът входам блока счетчиков адресных сигналов, первые и вторые информационные входы начальной установки которо0 го подключены соответственно к шинам данных начальных значений координат X и Y, первые и вторые выходы подклю чены соответственно к первым и вторьм входам блока сравнени , выход блока

35 сравнени соединен с первым входом блока управлени , третьи и четвертые входы блока сравнени подключены соответственно к шинам конечных значений координат X и Y, п тьй вход блока

0 сравнени соединен с вторым выходом блока управлени и управл ющим входом начальной установки блока счетчиков адресных сигналов, третий выход блока управлени соединен с шестым входом

5 блока сравнени , второй вход блока управлени вл етс входом тактовой частоты интерпол тора, а третий вход- с входом сигнала разрешени интерпол ции ,, при этом четвертый выход бло0 ка управлени подключен к управл ющему .входу четвертого коммутатора, а п тый выход - к входу синхронизации регистра оценочной функции.
2. Интерпол тор по п.1, о т л и- чающийс тем,,что блок формировани сигналов интерпол ции содержит стробирую сий элемент, первьвЧ и второй коммутаторы, первьй и второй инверторы, с первого по четвертый элементы И-НЕ, при этом управл ющий вход ст обирую1цего элемента вл етс третьим входом блока, а сиг- нальньй вход, объединенный с первыми входами первого и второго коммутаторов , вл етс четвертым входом блока, выход стробирующего элемента подключен к объединенным вторым входам первого и второго коммутаторов, управл ющие входы которых также объединены и подключены к п тому входу блока, вход первого инвертора соединен с первым входом второго элемента И-НЕ, и вл етс первым входом блока, вь:- ход первого инвертора соединен с пер- : вым входом первого элемента И-НЕ, вторые входы первого и второго элементов объединены и подключены к выходу первого коммутатора, вход второго инвертора соединен с первым входом четвертого элемента И-НЕ и вл етс вторым входом блока,-ВЫХОД второго инвертора соединен с первым вхо- дом третьего элемента И-НЕ,. вторые входы третьего и четвертого элементов И-НЕ подключены к выходу второго коммутатора, а выходы с первого по

,

«{Ш

AN

ВМ

JS.fl

5

четвертый элементов И-НЕ вл ютс | выходами блока.

3. Интерпол тор по п.1, о т л и- чающийс тем, что блок управлени содержит делитель частоты, элемент разрешени , первый, второй и третий мультивибраторы и триггер,-при этом вход делител частоты вл етс вторым входом блока управлени , а выход соединен с первым входом элемента разрешени , второй вход которого вл етс первым входом блока, а третий вход подключен к входу третьего мультивибратора и вл етс третьим входом блока, выход элемента разрешени подключен к входам первого и второго мультивибраторов, выход первого мультивибратора вл етс п тым выходом блока, пр мой выход второго мультивибратора подключен к первому входу триггера и вл етс первым входом блока, а инверсный выход первого мультивибратора вл етс третьим выходом блок.а, выход третьего мультивибратора подключен к второму входу триггера и вл етс вторым выходом блока, выход триггера вл етс четвертым выходом блока.
UN

AXff

фиг. г

Bl

M,

KfcinaKlta ют(

tr

%.

ш

U1

«

19.H

UH

Фие.З

i/,

JTt/

UiLj

27

fii

fti

ID f.i

5.Z

Ш

Zf.

fi/V

OcmoHol

Фиг 6

ЗлГ .«.от

вапвш

(у

t

te p %1J

(f

LJULJULi

Г1Г1ПППП1

о .е№йй81|« -« -- --

Г

J

Fo