SU1179391A2 - Устройство дл распознавани пр мого кра объекта - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ПРЯМОГО КРАЯ ОБЪЕКТА по авт.св. № 947882, отличающеес  тем, что, с целью повышени  достоверности распознавани , устройство допо 1нительно содержит третий квадратор , шестой сумматор, четвертьй .блок вычитани , седьмой и восьмой блоки умножени , а также пороговьш элемент, при этом вход третьего квадратора соединен с выходом первого сумматора, а его выход - с информационным входом шестого сумматора, вход синхронизации и вход сброса которого Соединены с вторым и седьмым выходами блока управлени , а его выход - с входом уменьшаемого четвертого блока вычитани , у которого вход первого вычитаемого соединен с выходом восьмого блока умножени , первьй и второй выходы которого соединены с выходами четвертого сумматора и первого блока дел1ени , а вход второго вычитаемого соединен с выходом седьмого блока умножени , первый и второй входы которого соединены с вькодами второго сумматора и второ го блока делени , выход четвертого сл блока вычитани  соединен с информационным входом порогового элемента, вход синхронизации которого соединен с п тым входом блока управлени , а выход  вл етс  одним из выходов устройства . ч со оо со

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в промышленности, средствах св зи при построении зрительных анализаторов роботов. Цель изобретени  - повьпаение досто верности распознавани  пр мого кра  объекта в услови х априорной неопределенности о конфигурации границы объекта посредством оптимальной ап: проксимации криволинейной границы объекта. На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - струк турна  схема блока управлени . Устройство содержит телевизионньй датчик I, аналого-цифровой прео разователь 2, элемент ИЗ, первый сумматор 4, второй блок 5 умножени , второй сумматор 6, п тый блок 7 умножени , первьй блок 8 умножени первый блок 9 вычитани , первый бло 10 делени , блок 11 синхронизации, блок 12 управлени , третий сумматор 13, п тый сумматор 14, четвертый су матор 15, третий блок 16 умножени , четвертый блок 17 умкожепи , шестой блок 18 умножени , второй блок 19 делени , первый квадратор 20, второй блок 21 вычитани , второй квадратор 22, третий блок 23 вычитани j третий квадратор 24, шестой сумматор 25, четвертый блок 26 вычитани , восьмой блок 27 умножени , седьмой блок 28 умножени , пороговый элемент 29. Блок управлени  12 (фиг.2) содержит регистр 30 координаты X, первую схему 31 сравнени , первый триггер 32, третий элемент И 33, первый элемент И 34, второй счетчик 35 строчных импульсов, вторую схему 36 сравнени , второй элемент И 37, первый элемент 38 задержки, первый элемент ИЛИ 39, первый счетчик 40 строчных импульсов, регистр 4t координаты У, третью схему 42 сравнени , второй триггер 43, второй счетчик 44 тактовых импульсов, четвертую схему 45 сравнени , второй элемент 46 задержки, второй элемент ИЛИ 47, третий элемент ИЛИ 48, первый счетчик 49 тактовых импульсов, регистр 50. Устройство работает следующим образом . Координаты Хндг и УИДД. левого верхнего угла фрагмента, относитель1 12 но системы координат, св занной с гелевизионным растром занесены, соответственно , в регистр 30 координаты X и регистр 41 координаты У. Размер фрагмента и в растровых элементах занесен в регистр 50. Блок 11 синхронизации вырабатывает основные последов ательности синхроимпульсов дл  работы телевизионного датчика 1 и блока 12 управлени . В свою очередь блок 12 управлени , использу  данные последовательности, а именно тактовые,строчные, гас щие и кадровые импульсы, формирует дл  блоков устройства импульсы стробировани , сброса и синхронизации с требуемыми временными соотношени ми. В режим начальной готовности устройство переходит по каждому кадровому гас щему импульсу блока 11 синхронизации, при этом сбрасываетс  содержимое всех сумматоров, устанавливаютс  в нулевое состо ние все счетчики и триггеры. Кадровые гас щие импульсы блока 11 Синхронизации подаютс  на вторые входы первого элемента ИЛИ 39 и третьего элемента ИЛИ 48. При этом сигнал с выхода первого элемента ИЛИ 39 идет на установку в нулевое состо ние первого триггера 32, на вход сброса счетчика 35, на вход сброса содержимого сумматоров 6, 13, 14, 15 и 25. Сигнал с выхода третьего элемента ИЛИ 48 поступает на вход сброса первого счетчика 49 и через второй элемент ИЛИ 47 - на сброс первого сумматора 4, на установку в нулевое состо ние второго триггера 43 и на сброс второго счетчика 44. Первый счетчик 40 сбрасываетс  непосредственно кадровыми гас щими импульсами блока11 синхронизации. В первом сумматоре 4 накапливаетс  сумма У значений сигналов с выхода аналого-цифрового преобразовател  2 вдоль каждой строки разложени  телевизионного растра X, где X 1,2,..п в пределах анализируемого фрагмента. Это выполн етс  следующим образом. При равенстве кода сигнала с выхода первого счетчика строчных импульсов 40 с кодом сигнала на выходе регистра 30 на выходе первой схемы 31 сравнени  вьфабатываетс  сигнал , который переводит триггер 32 в единичное состо ние, при этом сигнал с его выхода будет разрешающим дл  первого элемента И 34 и третьего

элемента И 33. Строчные импульсы с выхода блока 11 синхронизации через открытый первый элемент И 34 проход т на первый вход второго счетчика 35 строчных импульсов, на выходе которого будет в двоичном виде код сигнала,соответствующий величине X, котора  последовательно измен етс  от 1 до п с частотой строчной развертки . При равенстве кода сигнала на выходе первого счетчика 49 с кодом сигнала на выходе регистра 41 в третьей схеме сравнени  42 вырабатываетс  импульс, который переводит в единичное состо ние триггер 43 сигнал с выхода которого будет разрешающим дл  третьего элемента И 33. Третий элемент И 33 выполн ет функцию конъюнкции трех сигналов. Посколку триггер 32 тоже в единичном состо нии , т.е. на втором входе третьего элемента И 33 логическа  единица, то тактовые импульсы блока 11 синхронизации через третий элемент И 33 проход т на счетный вход второго счетчика 44 тактовых импульсов и на входы стробировани  логического элемента И 3 и сумматора 4. При этом сигналы с выхода аналого-цифрового преобразовател  2 через элемент ИЗ ПРОХ.ОДЯТ на вход сумматора 4. При равенстве кода сигнала с выхода второго счетчика 44 тактовых импульсов с кодом .сигнала на выходе регистра 50 в четвертой схеме 45 сравнени  вырабатываетс  сигнал, которьй указывает на конец фрагмента по горизонтали . Таким образом, в этот момент времени, соответственно, дл  X 1 в первом сумматоре 4 будет находитьс  накопленный сигнал У , дл  X 2 - сигнал У. и т.д., который затем сбрасываетс  сигналом с выхода второго элемента ИЛИ 47 (этот сигнал образуетс  по сигналу с выхода четвертой схемы 45 сравнени , задержанному во втором элементе 46 задержки ) . Сигналом с выхода второго элемента ИЛИ 47 также сбрасываетс  второй счетчик 44 тактовых импульсов и устанавливаетс  в нулевое состо ние второй триггер 43. При этом на первом входе третьего элемента И 33 логический нуль и тактовые импульсы через него не проход т. Это происходит до тех пор, пока код сигнала на выходе счетчика 35 не будет равен коду сигнала на выходе

регистра 50, т.е. когда X п. В этом случае на выходе второй схемы 36 сравнени  вырабатываетс  сигнал,, который указывает на конец фрагмента по вертикали. А при совпадении сигналов с выхода схемы 36 сигналом с выхода четвертой схемы 45 сравнени , на выходе второго элемента И 37 по вл етс  сигнал, который указывает на конец фрагмента, т.е. указывает на правый нижний угол анализируемого фрагмента. Этот сигнал после задержки в первом элементе 38 задержки используетс  дл  установки устройства в начальное состо ние, т.е. он подаетс  на вход первого элемента ИЛИ 39, а с его выхода - на входы сброса блоков устройства. При этом второй триггер 43 и счетчик 44 устанавливаютс  в нулевое состо ние сигналом с выхода второго элемента ИЛИ 47, который вырабатываетс  по сигналу схемы 45 сравнени , задержанному во втором элементе 46 задержки. Следовательно, устройство устанавливаетс  в начальное состо ние или по кадровому гас щему импуль су блока 11, или по импульсу конца фрагмента. Эти сигналы собираютс  по ИЛИ в первом элементе ИЛИ 39. Первый счетчик тактовых импульсов 49 сбрасываетс  в нулевое состо ние или кадровым гас щим импульсом, или строчным гас щим импульсом. Эти сигналы собираютс  по ИЛИ в третьем элементе ИЛИ 48. Второй триггер 43, второй счетчик 44 тактовых импульсов и первый сумматор 4 устанавливаютс  в нулевое состо ние или кадровым гас щим , или строчным гас щим, или импульсом конца фрагмента по горизонтали, задержанными во втором элементе 46 задержки. Эти импульсы собираютс  по ИЛИ в третьем элементе ИЛИ 48 и втором элементе ИЛИ 47. Оценка положени  границы объекта в предлагаемом устройстве выражаетс  через параметры К и В. пр мой регрессии У КХ + В которые вычисл ютс  следующим образо

Второй блок 5 умножени  последовательно выполн ет операции перемножени  сигналов X на У , где X 1, 2,...,п. Эти операции вьшолн ютс  по сигналу с выхода четвертой схемы 45 сравнени , т.е. по концу суммировани  вдоль строки в пределах горизонтального размера фрагмента. Этот сигнал подаетс  на вход синхронизации второго блока 5 умножени  с выхода четвертой схемы 45 сравнени . Четвертый сумматор 15 выполн ет операцию суммировани  сигналов с выхода второго блока 5 умножени . Суммирование осуществл етс  по задержанному во втором элементе 46 задержки сигналу четвертой схемы 45 сравнени . Это сигнал подаетс  на вход стробировани  четвертого сумматора 15 со. второго выхода второго элемента 46 задержки . Назначение второго элемента 46 здержки - разнести по времени сигналы синхронизации второго блока 5 умноже ни , которые определ ют начало операции перемножени , и сигналы строби ровани  четвертого сумматора 15 таки образом,чтобы сигнал стробировани 

. четвертого сумматора 15 по вл лс  посл выполнени  операции перемножени  во втором блоке умножени . Назначение шестого блока 18 умножени  - получить сигнал, соответствующий произведению числа п, которое определ ет ра мер -фрагмента по вертикали в растровых элементах, на накопленную сумму произведений с выхода четвертого сумматора 15. Начало выполнени  операции перемножени  осуществл етс  по сигналу с выхода второго элемента И 37, т.е. сигналу конца фрагмента. Этот сигнал подаетс  на вход синхронизации блока 18. Во втором сумматоре 6 вьтолн етс  суммирование, накопленных значений сигналов У с; выхода первого сумматора 4, а в третьем сумматоре формируетс  сигнал равньй

Г1 .

+2+,..+п. Эти операции выполZ

по сигналу стробировани  с выхода четвертой схемы 45 сравнени  (по концу фрагмента по горизонтали). Первый блок 8 умножени  выполн ет операцию перемножени  сигналов с выхода второго сумматора 6 и третьего сумматора 13, т.е. на его выходе будет сигнал, который соответствует

П fv

величине пере-,

.Xal множени  начинаетс  по сигналу с

йыхода второго элемента И 37 (сигнал конца фрагмента). Этот сигнал подаетс  на вход синхронизации первого блока 8 умножени . Б блоке 9 вычитани  вычисл етс  разность сигналов с выхода шестого блока 18 умножени  и первого блока 9 вычитани  дл  получени  сигнала, соответ f ствующего величине п 2-XY Т|. XY

X - V xnl

Первьй квадратор 20 возводит в квадрат сигнал с выхода счетчика 35, т.е. вычисл ет Х (X 1,2,,..,п). Сумматор 14 суммирует эти сигналы,

п

k 12 + 22 -I-... .+

Т.е. вычисл ет

)С 1

+ п2, причем информаци  с выхода квадратора 20 записываетс  в сумматор 14 по сигналу стробировани  с выхода четвертой схемы 45 сравнени . В четвертом блоке 17 умножени  формируетс  сигнал, соответствующий веп ,

личине 2 Иными словами, выполХ 1 .

н етс  операци  перемножени  сигналов с выхода регистра 50 и сумматора 14. Операци  перемножени  начинаетс  по сигналу с выхода второго элемента И 37 (сигналу конца фрагмента ) , который подаетс  на вход синхронизации четвертого блока 17 умножени . Второй квадратор 22 возводит в квадрат сигнал с выхода сумматора 13, т.е. на выходе образуем блоке 23 вычитани  вычисл етс  разность сигналов с выхода четвертого блока 17 умножени  и сигналов с выхода квадратора 22 дл  получени  кода сигнала, соответствующего вели п / 2 чине х) п том

/

блоке 7 умножени  выполн етс  операци  перемножени  сигналов с выхода сумматора 14 и сумматора 6,.т.е.

вычисл етс  величина

V,,

X-l

а в третьем блоке 16 умножени  выполн етс  операци  перемножени  сигнала с выхода сумматора 13 и сумматора 15, т.е. вычисл етс  величина

п п у у Эти операции начинают

л Т Y x .. Xsi

выполн тьс  по сигналу с выхода второго элемента И 37 (сигналу конца фрагмента), который подаетс  на входы синхронизации блоков 16 и 7. Второй блок 21 вычитани  вычисл ет раз7 ность сигналов с выходов блока 7 и блока 16 дл  получени  кода сигнала п ft соответствующего величине Х Z- Y п - Т XY Z X . Использу  сигналы с вы ходов первого блока 9 вычитани  и третьего сигнала блока 23 вычитани  в первом блоке 10 делени  происходит вычисление сигнала, который соответствует параметру К Vtft n5IxY -5IxX n.i X . X И использу  сигналы с выходов второг 21 и третьего 23 блоков вычитани  во втором блоке 19 делени  вычисл ет с  сигнал, соответствующий параметру Вf. п п п п .2Ix х h / п i .fex Х 1 / Операции делени  выполн ютс  по сигналу с второго выхода первого элемен та 38 задержки, т.е. задержанному сигналу с выхода второго элемента И 37, которьй подаетс  на входы синх ронизации первого 10 и второго 19 блоков делени . Задержка между сигн лом синхронизации блока 18 умножени в блоке 17 умножени , который опред л ет начало операции перемножени , и сигналом синхронизации блоков 10 и 19, которьй определ ет начало опе рации делени , осуществл етс  в пер вом элементе 38 задержки. Задержка требуетс  дл  того, чтобы операци  делени  начала вьтолн тьс  после оп рации умножени  и вычитани . Получе ные в устройстве значени  К и В минимизируют сумму квадратов отклонений накопленных значений УХ от пр 918 мой регрессии. Таким образом, если внутри выбранного фрагмента граница объекта пр молинейна , то пр ма  регресси  будет наилучшим образом отображать положение этой границы, в случае же криволинейной границы полученные параметры пр мой регрессии будут  вл тьс  параметрами аппроксимирующей пр мой этой граншды. Дл  того, чтобы различить пр молинейную границу от криволинейной служат вновь введенные блоки устройства. В третьем квадраторе 24 возводитс  в квадрат сигнал с выхода первого сумматора 4, т.е. вычисл етс  (X 1,2,...,п). Шестой сумматор 25 по сигналу стробировани  с выхода четвертой схемы сравнени  (по концу фрагмента по горизонтали) суммирует эти сигналы, т.е. вычисл ет 2. t В седьмом 28 и восьмом 27 блоках умножени  вычисл ютс , соответственп п но сигналы Б2,, и kZ XY Тогда на выходе четвертого блока 26 вычитани  будет сигнал, соответствующий величине суммы квадратов отклонений накопленных значений сигналов УХ от полученной пр мой регрессии, т.е. -i.-4,v4.-«. по сигналу с второго выхода первого элемента 38 задержки сравниваетс  в пороговом элементе 29 с наперед заданным порогом. Если сумма меньше или равна порогу, то внутри фрагмента находитс  пр мой край, а на выходе блоков 10 и 19 будут коды сигналов, соответствукицие оценкам его параметров К и В. Далее по задержанному сигналу конца фрагмента устройство переходит в режим начальной готовности. На этом процесс распознавани  заканчиваетс .

(риг. 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ПРЯМОГО КРАЯ ОБЪЕКТА по авт.св. № 947882, отличающееся тем, что, с целью повышения достоверности распознавания, устройство дополнительно содержит третий квадратор, шестой сумматор, четвертый блок вычитания, седьмой и восьмой блоки умножения, а также пороговый элемент, при этом вход третьего квадратора соединен с выходом первого сумматора, а его выход - с информа- ционным входом шестого сумматора, вход синхронизации и вход сброса которого соединены с вторым и седьмым выходами блока управления, а его выход - с входом уменьшаемого четвертого блока вычитания, у которого вход первого вычитаемого соединен с выходом восьмого блока умножения, первый и второй выходы которого соединены с выходами четвертого сумматора и первого блока деления, а вход второго вычитаемого соединен с выходом седьмого блока умножения, первый и второй входы которого соединены с выходами второго сумматора и второ- § го блока деления, выход четвертого блока вычитания соединен с информационным входом порогового элемента, вход синхронизации которого соединен с пятым входом блока управления, а выход является одним из выходов устройства.

   >