SU1438002A1 - Способ интегрирующего аналого-цифрового преобразовани - Google Patents

Abstract

Изобретение относитс  к области электроизмерительной техники и может быть использовано дл  повьппени  быстродействи  прецизионных цифровых Средств измерени . Цель изобретени  - повышение быстродействи  аналого-цифрового преобразовател . Поставленна  цель достигаетс  тем, что согласно способу интегрирующего аналого-цифрового преобразовани , заключающемус  в п первых циклах преобразовани , каждый из которых состоит из последовательного интегрировани  первого аналогового сигнала в течение фиксированного интервала времени, второго аналогового сигнала в виде образцового напр жени  пол рностью, противоположной первому, до момента равенства нулевому напр жению, формировании интервала времени в течение интегрировани  второго аналогового сигнала и формировании выходного кода путем заполнени  данного интервала времени импульсами опорной частоты, усреднении выходных кодов за п циклов преобразовани , дополнительно осуществл ют аналогичные (п+О-й цикл преобразовани  и последущие п вторые циклы преобразовани  . Причем в первых и вторых п циклах преобразовани  при интегрировании первого аналогового сигнала в качестве последнего используют опор- ное напр жение, а в (п+1)-м цикле пре-Ш образовани  при интегрировании первого аналогового сигнала в качестве последнего используют преобразуемое напр жение , а в качестве фиксированного интервала времени и в п первых и п вторых циклах преобразовани  используют интервал Времени, в m раз () меньший фиксированного интервала времени (п+1)-го цикла преобразовани , при этом при усреднении выходных кодов в (2п+1)-х циклах преобразовани  осуществл ют усреднение выходных кодов дл  п первЕзК и п вторых циклов Преобразовани  с весами, попарно одинаковыми и уменьшающимис  симметрично по мере удалени  относительно (п+1)-го цикла преобразовани . 4 ил. 4;i САЭ 00 Ю

Description

114380022

Изобретение относитс  к электро-лов, Первые п и последние п циклов

измерительной технике и может бытьидентичны: в течение заданного иниспользовано дл  повышени  быстродей-тервала времени Т, интегрируетс 

стви  прецизионных цифровых средств, опорное напр жение Е, далее значение

измерени .накопленного интеграла приводитс  к

Цель изобретени  - повышение быст-нулю интегрированием образцового

родействи . .напр жени  Uo. В основном (п+1)-м

На фиг,1 представлена временна цикле в течение фиксированного интердиаграмма , по сн юща  способ| вала времени Ту,тТд(т ) интегриру- фиг,2 - схема устройст ва дл  реали-етс  преобразуемое напр жение Ujt, зации предлагаемого способа; надалее накопленный интеграл списыва- фиг.З - схема устройства управлени jетс  до нул  образцовым напр жением, на фиг.4 - временные диаграммы, по сн ющие работу устройства управле-)5 Предполага , что Ux const, дл  ни .рассматриваемого процесса преобразоПроцесс преобразовани  (фиг.1)вани  согласно временной диаграмме

осуществл етс  непрерывно во време нмможно составить следующую систему

за 2п+1 (п. - целое) примыкающ.их цик-уравнений:

Л гр тт гр

% (п,),() &R,;

9 УхТпЕоТо Uo Xoinj (,iJ

. tлгТ- .™™™«..

(,,,,t, iR2;

3. .nta.l-IjCi i.LiIjS il iuiiL+Tc(

U Ск(143)- Un tv.iM,,, 6 R ;

MiliL + 2(i-i) Ыз. y ll iu- L 2iibiiiiL j J.iiiiJ:T ia} i

1.ttrЛ.

.1:I: ±Tj L j.±.LLi±±iiTci i4.JiiL±Iiiiiill (..n -Unrt(,j..,J uR,-;

n. (п-1) S-gTo- yoj:T c,,.,.

-t6

± IiL41 ±iii±Tj,.ml+iii+T c la.i.;.0 +Tciln.Q,

Uy, t (гм -Un tn(z)l UR,;

ЕдТо Uo. +Te(a) +...+Tc(n +Tv + Т

i±iiIiLa iL ii.-Li±Ici.a rti +T u+it i „ r

n + i)

Ufl t i{lll ARn41 .

в данной системе TC(,, ...Тсщ) информативный временной интерTC (H+Z) (2M4i1 интервалы вре-вал; параметр i l ; n+lj соответстмени , в течение которых интегрирует-вует пор дковому номеру уравнени . с  Ug,  вл ютс  информативными; ин- Если разрешить каждое из уравнедексы 1...2П+1 указывают номер цикланий системы относительно информативпреобразовани , в котором был полу-ных интервалов времени, то

-Ь 4-9 il - г .

+2 -у ц о ,

cCn -ri+Tcin (п+г) Тс()

Т На +4 . Uo Uo и„ -

(n-Ur) + эТ (t (;(

-Тс(„.ио (п..2(1-0 ;

о

cdi+Tc. +...(„ („ + 2)(аи4.,))

Т -1 +2 fn-1) ---- - --- С

% Uo и Uo

cCt Tc(ai +...+Тс(п5 +ТУ+ТС.(„ +. .. .+Т(,„ +

J.T Т Hi j.7r, uRtn-l /V

(„, Т„ у -Ь2п ц - -f-- .

Если сложить соответственно левые на п+1, то получим ,и правые части уравнений и разделить

(п1 - п+Т (п-. +Тс(„.,, + W Теи„) -|j Т,„ Те(,,,„

тт , ,, т 1 tcn-f( -

T..-i Z: 2(1-,, л, .

или

TX - nil 2- Тс(п.г-;)+Т,„,, i i

п« 1 р т 1 HL + 1 V 7Ci-n а-2- 5 ЛЯ -- .

Uo %+1 2(1 1) , &R, у

Заполнив информативные интервалы функцию преобразовани  способа времени опорной частотой f , получим . и-и р

Z;(n+2-i) N,.,,+N,,,,.

Tlir1 IT т

5: S;T Z - SIT г, -1.

где N,(,Nj. - результаты преобразовани примыкающих интервалов времени, то

в код временных интерва- с целью исключени  накоплени  погрешлов Т, Тр соответствен-ности квантовани  необходимо синхроно .низировать опорной частотой fg моменТак как промежуточные результатыты времени, в которые происходит

преобразовани  получены в виде не-отключение образцового напр жени  U.

о

К

раз

Предлагаемьй способ в сравнении с известным способом позвол ет при одинаковом уменьшении случайной погрешности увеличить быстродействие в

S-Isiii

m+2n где п - целое; m 1,

На фиг.2 показана схема устройства дл  осу1дествлени  предлагаемого способа. Устройство содержит ключи 1-4, источник 5 опорного напр жени , источ:ник 6 образцового напр жени , интегратор 7, генератор 8 опорной частоты, сравнивающее устройство 9, устройство 10 управлени  и счетчик 11 импульсов,

Временные диаграммы, представленные на фиг.1, полностью отражают процесс изменени  напр жени  на выходе интегратора 7, Сигналы Е, U и U подключаютс  к входу интегратора 7 первым, вторым и третьим ключами 1 - 3 соответственно. Четвертый.ключ 4 осуществл ет сброс интегратора 7 по завершении полного цикла преобразовани  и поддержание нулевого потенциала на его выходе до прихода импульса Внешний запуск. Сравнивающе устройство 9 вьщел ет моменты равенства нулю значени  накопленного интеграла . Устройство 10 управлени  управл ет работой ключей I - 4, а также осуществл ет заполнение информативных интервалов времени Т„.. опории р

ной частотой f с последующим умножением полученных результатов на соответствующие весовые коэффициенты q. Счетчик 11 импульсов преобразует информативные импульсные последовательности в выходной код.

Функциональна  схема устройства 10 управлени  приведена на фиг,3,

Устройство 10 управлени  содержит D-триггер 12, JK-триггеры 13 - 15, реверсивный двоичный счетчик 16 импульсов , делитель 17 частоты с переменным коэффициентом делени , делитель 18 частоты на два, одновибрато- ры 19 и 20, элементы И 21 - 24, элементы ИЛИ 25 - 27, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 28 и элемент 29 эадерж си.

Временные диаграммы, по сн ющие i работу схему, приведены на фиг.4.

Первый заданный интервал времени Те формируетс  на выходе одновибра- тора 19 по сигналу Внешний запуск, последующие 2п-1 заданных временных интервалов - по сигналу срабатьшани 

сравнивающего устройства 9. Управление разрешением приема информации на вход. Запуск одновибратора 19 осуществл етс  с выхода JK-триггера 15. Элемент 29 задержки введен дл  устранени  логических сост заний между сигналами, поступающими на вход резрешени  и вход Запуск одновибратора 19,

Фиксированный интервал времени Т формируетс  на выходе одновибратора 20 по переднему фронту импульса с выхода Перенос реверсивного, двоичного счетчика 16 импульсов. Управление режимом работы счетчика 16 осуществл етс  с помощью JK-триггера 13 и элементов И 22 к 23, Первые п циклов преобразовани  счетчик 16 работает в режиме сложени , последние п+1 циклов - в режиме вычитани , Двоич- ньй код с выхода этого счетчика служит дл  задани  коэффициента делени  (т,е, весового коэффициента q) делител  17 частоты в соответствии с номером цикла преобразовани . Делитель 18 частоты ,на два предназначен дл  игнорировани  импульса, неизбежно по вл ющегос  на выходе Заем счетчика 16 по завершении основного п+1- го цикла преобразовани .

Заполнение информативных интервалов времени опорной частотой ff, осуществл етс  с помощью элемента И 21,

Дл  квантовани  информативных интервалов времени импульсами опорной час тоты используетс  D-триггер 12,

Элемент И 24 позвол ет получить в n+1-M цикле преобразовани  значение весового коэффициента q, равное единице,

На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 28 формируютс  пачки импульсов,-пред45 ставл ющие собой умноженные на соответствующие весовые коэффициенты q результаты заполнени  информативных интервалов времени Т„цо, опорной частотой fg. Далее количество этих

50 импульсов-фиксируетс  счетчиком П импульсов. По вление уровн  логической единицы на выходе JK-триггера 14 сигнализирует о конце преобразовани  и разрешении считывани  информа55 ции с выхода счетчика 11,

Начало нового преобразовани  возможно только по приходу импульса Внешний запуск.

Claims (1)

1. Формула изобретени 

   ни  и последутопдае п вторые циклы пре образовани , причем в первых, и вторых п циклах преобразовани  при интегрировании первого аналогового сиг нала в качестве последнего используют опорное напр жение, в (п+1)-м цик ле преобразовани  при интегрировании первого аналогового сигнала в качест

   Способ интегрирующего аналого-цифрового преобразовани , заключающийс  в п первых циклах преобразовани , каждый из которых состоит из последовательного интегрировани  первого аналогового сигнала в течение фиксированного интервала времени, второ- ю последнего используют преобразу- го аналогового сигнала в виде образ- емое напр жение, а в качестве фикси- цового напр жени  пол рностью, проти- рованного интервала времени в п пер- воположной первому, до момента равен- вых и п вторых циклах преобразовани  ства нулевому напр жению, формирова- используют интервал времени, в m раз НИИ интервала времени в течение интег-15 (т 1) меньший фиксированного интер- рировани  второго аналогового сигнала вала времени ( цикла преобра- и формировании выходного кода путем зовани , при зтом при усреднении выходных кодов в (2п+1)-х циклах преобразовани  осуществл ют усреднение 20 выходных кодов дл  п первых и п вто- рызГ циклов преобразовани  с весами, попарно одинаковыми и уменьшающимис  симметрично по мере удалени  (п+1)- го цикла преобразовани .

   заполнени  данного интервала времени импульсами опорной частоты, усреднении выходных кодов за п циклов преобразовани , отличающийс  тем, что, с целью повьш1ени  быстродействи , дополнительно осуществл ют аналогичные (п+1)-й цикл преобразова1-й ... п-и цинаы

   f, и,,и,Е. и, е, ц , Uo

   ни  и последутопдае п вторые циклы преобразовани , причем в первых, и вторых п циклах преобразовани  при интегрировании первого аналогового сигнала в качестве последнего используют опорное напр жение, в (п+1)-м цикле преобразовани  при интегрировании первого аналогового сигнала в качест последнего используют преобразу- емое напр жение, а в качестве фикси- рованного интервала времени в п пер- вых и п вторых циклах преобразовани  используют интервал времени, в m раз (т 1) меньший фиксированного интер- вала времени ( цикла преобра- зовани , при зтом при усреднении выходных кодов в (2п+1)-х циклах преобразовани  осуществл ют усреднение выходных кодов дл  п первых и п вто- рызГ циклов преобразовани  с весами, попарно одинаковыми и уменьшающимис  симметрично по мере удалени  (п+1)- го цикла преобразовани .

   nt2- и . 2n.f -н nun/lit

   л.

   f. Ч.и,f.i/, ,f/ bit