SU1424018A1 - Устройство дл установки микропроцессоров в исходное состо ние - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в микропроцессорных системах с параллельной обработкой информации , а также в мультипроцессорных системах повышенной надежности и устройствах дл  проведени  входного контрол  БИС в услови х серийного производства. Цель изобретени  - расширение класса решаемых задач устройства путем обеспечени  установки в исходное состо ние микропроцессорной системы с параллельной обработкой информации, состо щей из п-микропроцессоров . Устройство содержит тактовый генератор 1, соединенный с п микропроцессорами 2, узел 3 счета времени и элемент ИЛИ-НЕ. Устройство обеспечивает установку в исходное состо ние и взаимную синхронизацию работы с точностью до машинного такта п микропроцессоров, а также возможность синхронизации работы микропроцессоров одновременно с медленно действующими внешними устройствами. 3 ил. (Л

Description

4 Ю

4

00

Изобретение относитс  к вычислительной технике и может быть использовано , например, в многопроцессорных системах с параллельной обработкой информации, построенных на базе микропроцессоров серии 580.

Цель изобретени  - расширение класса решаемых задач путем обеспечени  одновременной установки группы микропроцессоров.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - временна  диаграмма его работы; на фиг. 3- функциональна . схема узла счета времени .

Устройство (фиг. 1) содержит тактовый генератор 1, выполненный, например , на БИС 580 ГФ 24, соединенный с входами микропроцессоров 2 (например, типа 580 ВМ 80) и узла 3 счета времени, и элемент ИЛИ-НЕ 4.

Узел 3 счета времени (фиг. 3) содержит двоичные счетчики 5 и 6, элемент Н-НЕ 7 и дешифратор 8.

Устройство дл  установки микропроцессоров в исходное состо ние работает следующим образом.

Тактовые импульсы с выхода генератора 1 (фиг. 2а) поступают на тактовые входы микропроцессоров 2 и узла 3. Импульс сброса, вырабатываемый генератором 1 (фиг. 26) и синхронизированный с тактовыми импульсами, поступает на микропроцессоры 2 и сбрасывает их. Одновременно импульсом сброса на выходе узла 3 (фиг. 2д устанавливаетс  сигнал высокого уровн , а на выходе элемента ИЛИ-НЕ 4 (фиг. 2е) - сигнал готовности низко- го уровн . По заднему фронту импульса сброса происходит запуск счетчиков 5 и 6 узла 3. По истечении временного интервала t синхронно с тактовыми импульсами на выходе дешифратора 8 узла 3 устанавливаетс  иапр - жение низкого уровн  (фиг. 2д), а на входах готовности микропроцессоров 2 - напр жение высокого уровн  (фиг. 2е). По истечении временного интервала ц после окончани  сигнала сброса первьш микропроцессор 2 начинает выборку первой команды (фиг. 2в) п-й микропроцессор 2 начинает выборку первой команды по истечении временного интервала tj (фиг. 2г). Дл  обеспечени  работоспособности уст

0

5

0

5

5 0 5

0

5

0

роиства должно выполн тьс  условие t/t tj . Как следует из временных диаграмм, микропроцессоры 2 начинают выборку перввй команды асинхронно.

В св зи Q тем, что на входах микропроцессоров 2 поддерживаетс  сиг- . нал готовности низкого уровн , происходит удлинение циклов выборки всех микропроцессоров 2 до момента установлени  высокого уровн  сигнала готовности. Этим обеспечиваетс  синхронное завершение цикла выборки первой команды. Выборка и выполнение второй и всех последующих команд микропроцессорами 2 происходит синхронно с точностью до такта импульсов синхронизации.

При необходимости синхрон 1зации работы микропроцессорово 2 с медленно действующими внешними устройствами сигнал готовности с выхода генератора 1 поступает на вход элемента ИЛИ-НЕ 4 и далее - на входы микропроцессоров 2. Обработка сигнала готовности каждым микропроцессором происходит аналогично прототипу.

Предлагаемое устройство обеспечивает синхронизацию п микропроцессоров с точностью до машинного такта в системе с параллельной обработкой информации.

Claims (1)

1. Формула изобретени/ 

   Устройство дл  установки микропроцессоров в исходное состо ние, содержащее тактовый генератор, первый и второй выходы которого  вл ютс  соответствующими выходами устройства дл  подключени  к входам тактовых импульсов и сброса микропроцессоров соответственно, отличающеес  тем, что, с целью расширени  класса решаемых задач устройства , в него введены элемент ИЛИ-НЕ и узел счета времени, причем первый и второй выходы тактового генератора подключены соответственно к тактовому входу и входу сброса узла счета времени, выход которого и третий выход тактового генератора соединены соответственно с первьм и вторым входами элемента ИЛИ-НЕ, выход которого  вл етс  выходом устройства дл  подключени  к входам готовности микропроцессоров.