SU1418918A2 - Устройство дл контрол качества канала св зи - Google Patents
Устройство дл контрол качества канала св зи Download PDFInfo
- Publication number
- SU1418918A2 SU1418918A2 SU874218835A SU4218835A SU1418918A2 SU 1418918 A2 SU1418918 A2 SU 1418918A2 SU 874218835 A SU874218835 A SU 874218835A SU 4218835 A SU4218835 A SU 4218835A SU 1418918 A2 SU1418918 A2 SU 1418918A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- comparator
- communication channel
- signal
- input
- output
- Prior art date
Links
Landscapes
- Noise Elimination (AREA)
Abstract
Изобретение относитс к радиотехнике . Цель изобретени - повышение достоверности контрол качества канала св зи. Устр-во содержит компаратор 1, интегратор 2, хронизатор 3, счетчик 4 информационных символов, эл-ты сравнени 5 и 6, эл-т задержки 7, эл-т ИЛИ.8, блоки усреднени (БУ) 9 и 10 и блок вычислений (БВ) 11 . При поступлении смеси сигнала с шумом на интегратор 2, он вьщел ет отдельные импульсы информационной последовательности, которые поступают на компаратор При превьшении его порога сигнал передаетс в счетчик 4, у которого с помощью эл-тов сравнени 5 и 6 определ ютс максимально и минимально допустимые значени . Эти значени поступают на эл-т ИЛИ 8, выходной сигнал которого характеризует качество канала св зи. Цель достигаетс введением БУ 9 и 10 и БВ 11, с помощью которых осуществл етс вычисление оптимального порога компаратора 1 в данный момент. 2 ил. i (Л
Description
4
00 со
tmmtоо
14)
1
Изобретение относитс к радиотехнике , может использоватьс в системах передачи данных и вл етс усовершенствованием изобретени по авт. св. И 634463.
Цель изобретени - повышение достоверности контрол качества канала св зи.
На фиг. I приведена структурна электрическа схема устройства; на фиг. 2 - временные диаграммы, по сн ющие работу устройства.
Устройство дл контрол качества канала св зи содержит компаратор J, интегратор 2, хронизатор 3, счетчик 4 информационных символов, элементы 5 и 6 сравнени , элемент 7 задержки , элемент ИЛИ 8, блоки 9 и 10 усреднени и блок 1I вычислений,
Устройство работает следующим
образом.
Устройство рассчитано на сигналы, имеющие посто нный вес блока информации . Примером может вл тьс код с длиной блока информации 4 символа и весом равным I. При этом разре- тенньни будут комбинации 0001, 0010 0100, 1000.
Смесь сигнала с шумом поступает на вход интегратора 2 и блока 9 усреднени . Посто нна времени блока 9 также как и блока 10 усреднени выбрана значительно больше скорости пе редачи, но меньше чем возможные изменени уровн сигнала в канале. Таким образом блок 9 вычисл ет величину
fl
1
пТ
ьт
S оГде Т - врем передачи одного импульса } п - количество импульсов в блоке
информации.
Интегратор 2 вычисл ет величину т
и«нг 5.
вьщел таким образом отдельные импульсы информационной последовательности . Интегрированное напр жение с выхода интегратора 2 поступает на вход компаратора 1. При превьшении порога на выходе компаратора I по вл етс напр жение, которое поступает на вход блока 10 усреднени и на первый вход счетчика 4 информационных символов, на третий вход которого поступают импульсы с третьего выхода
189182
хронизатора 3 с частотой, совпадающей с частотой следовани импульсов сигнала. Если во врем прихода импульса на третий вход счетчика 4 на 5 его первом входе есть напр жение, то в него добавл етс единица. Сигнал с вькода компаратора 1 поступает :; также на вход блока 10 усреднени , который вычисл ет следующую величину:
10
пТ
irS
в|1Х КОМП,
dt
Напр жение с выходов блоков 9 и 10 усреднени поступает на соответствующие входы блока П в ычислений. Блок 11 вычислений, выполн ющий функцию вычислени оптимального порога, может быть реализован, например, на микропроцессоре , имеющем аналоговые вхо- дыуили в виде микроЭВМ, в состав которой введены АЦП и ЦАП.
Формула дл вычислени оптимального порога получена из следующих со- ображений (фиг. 2). Если на вход устройства поступает сигнал с некоторой амплитудой Uc н посто нной составл ющей и, с посто нным весом v на длине кодового блока длиной п, в компара
торе 1 установлен порог , а напр жение питани равно Е, тогда, если считать, что оптимальный порог равен KUc, из простых геометрических построений в предположении, что интегратор 2 преобразует сигнал к форме , близкой к треугольной, что можно считать оправданным с удовлетворительной точностью дл фильтров нижних частот второго пор дка можно получить систему уравнений:
2V{Uc - и
пор. г
+ U-)E
nU.
Ufi
Ur
- Uc U
n . .пп.опт KU + U-. Решив систему уравнениг относительно
и
пер. опт
получим
пор. опт
Цф, - и
пор.т
и,
.(К- ±} .иф,
Если вз ть дл примера п 0,5, то получим
4, vi. 1,
и - ( - Unop.T )E пор. опт - gu 3 u
г
Опрос блока 11 производитс сигналом с второго выхода хронизатора 3 через врем t пТ. Рассчитанное напр жение оптимального порога подаетс на второй вход компаратора 1 . Таким образом, уже при приеме еле- дующего блока информации порог компаратора 1 будет оптимальным дл предыдущего блока и искажений типа вставки и пропадани из-за неверного выбора порога происходить не будет, так как сильные различи в уровн х сигнала двух соседних тактов маловеро тны.
Выход счетчика А информационных символов соединен с элементами 5 и 6 сравнени . Один из них определ ет максимально допустимое, а другой - минимально допустимое значение счетчика 4 информационных символов. Граничные значени счетчика 4 опреде- л ютс на основании известного количества информационных символов на определенном интервале времени t Т где Т - врем такта приема сигнала. Опрос элементов 5 и 6 сравнени про- изводитс сигналом с первого выхода
хронизатора 3. Этим же сигналом, задержанным на врем срабатывани элементов 5 и 6)Производитс сброс счет|- чика 4 информационньк символов. Сигнал с выхода элементов 5 и 6 поступает на вход элемента 8 ИЛИ, на выходе которого по вл етс сигнал, характеризующий качество канала св зи. На втором выходе устройства находитс сигнал с выхода блока 11, характеризующий напр жение порога компаратора 1 в данный момент.
Claims (1)
- Формула изобретениУстройство дл контрол качества канала св зи по авт. св. № 634463, отличающеес тем, что, с целью повьщ1ени достоверности конт- .рол ,между первым выходом хронизатора и вторым входом компаратора включен введенный блок вычислений, введены первый блок усреднени , включенный между входом интегратора и вторым входом блока вычислений, второй блок усреднени , включенный между выходом компаратора и третьим входом блока вычислений, при этом третий выход хронизатора подключен к дополнительному входу счетчика информационных символов .Фиг 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874218835A SU1418918A2 (ru) | 1987-01-20 | 1987-01-20 | Устройство дл контрол качества канала св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874218835A SU1418918A2 (ru) | 1987-01-20 | 1987-01-20 | Устройство дл контрол качества канала св зи |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU634463A Addition SU140932A1 (ru) | 1959-07-21 | 1959-07-21 | Способ применени хромата гексаметилендиамина в качестве замедлител коррозии дл консервации машин и механизмов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1418918A2 true SU1418918A2 (ru) | 1988-08-23 |
Family
ID=21294209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874218835A SU1418918A2 (ru) | 1987-01-20 | 1987-01-20 | Устройство дл контрол качества канала св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1418918A2 (ru) |
-
1987
- 1987-01-20 SU SU874218835A patent/SU1418918A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 634463, кл. Н 04 В 3/46, 1977, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4497060A (en) | Self-clocking binary receiver | |
SU1418918A2 (ru) | Устройство дл контрол качества канала св зи | |
GB1298179A (en) | Transmission system | |
EP0334239A3 (en) | Circuit for obtaining accurate timing information from received signal | |
GB1285937A (en) | Feedback coders | |
SU873451A1 (ru) | Устройство дл приема дискретных сигналов | |
SU1075424A1 (ru) | Устройство дл контрол качества канала св зи | |
SU658764A1 (ru) | Устройство автоматической установки оптимальных соотношений между напр жением порога и двоичного сигнала | |
SU1160581A1 (ru) | Устройство для приема самосинхронизирующихся импульсных последовательностей | |
SU1501270A1 (ru) | Преобразователь временных интервалов в код | |
SU498723A1 (ru) | Широтно-импульсный модул тор бинарного кода | |
SU1065785A1 (ru) | Устройство дл определени знака разности фаз | |
SU1128405A1 (ru) | Устройство дл измерени флуктуационных помех видеосигнала | |
SU678682A1 (ru) | Устройство контрол состо ни канала св зи | |
SU970672A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1345333A1 (ru) | Многоканальный различитель максимального сигнала | |
SU907837A2 (ru) | Устройство дл приема самосинхронизирующихс импульсных последовательностей | |
SU1540019A1 (ru) | Устройство тактовой синхронизации | |
SU886030A1 (ru) | Устройство дл адаптивной временной дискретизации сигналов | |
SU1088148A2 (ru) | Устройство дл приема самосинхронизирующихс импульсных последовательностей | |
SU803111A1 (ru) | Детектор качества частотно-мани-пулиРОВАННОгО СигНАлА | |
SU1200231A1 (ru) | Измеритель длительности переходных процессов | |
SU1672581A1 (ru) | Устройство приема контрольной информации | |
SU1474715A1 (ru) | Способ передачи информации | |
SU1042171A1 (ru) | Устройство дл контрол многоканальных импульсных последовательностей |