SU1411828A1 - Многофункциональный регистр - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении узлов и устройств цифровых вычислительных машин,, Целью изобретени   вл етс  расширение функциональных возможностей регистра за счет выполнени  операций счета и суммировани . Дл  зтого в каждый разр д регистра введены элемент ИЛИ-НЕ, элемент НЕ, два злемен- та ИЛИ с увеличенной задержкой и зле- мент НЕ с увеличенной задержкой. Как и прототип, регистр позвол ет выполн ть поразр дные логические функции , сдвиг в сторону старших и младших разр дов, а также функции после- довательного счетчика и накапливающего сумматора с последовательным петзеносом. 2 ил. (Л

Description

00

Изобретение относитс  к вычислительной технике и может быть использовано при построении узлов и устройств цифровых вьмислительных машин .

Цель изобретени  - расширение функциональных возможностей регистра за счет выполнени  операций счета и суммировани .

На представлена структурна  схема многофункционального регистра; на фиг о 2 - схема одного его разр да

Многофункциональный регистр в каждом разр де 1 содержит RS-триггер 2, дес ть элементов И 3-12, элемент ИГШ 13, элемент ИЛИ-НЕ 14, элемент НЕ 15, два элемента ИЛИ 16 и 17 с увеличенной задержкой и элемент НЕ 18 с увеличенной задержкой

Пр мой и инверсный входы RS-триг- гера 2  вл ютс  первым 19 и вторым 20 выходами данного разр да 1.

Многофункциональный регистр имеет . следующие информационные и управл ю- щие входы и выходы: 19,- - первый (пр мой)выход i-ro разр да регистра (i Ijn); 205 - второй (инверсный ) выход i-ro разр да .регистра

(i Т,п); 21 - выход переноса реги- стра; 22 - первый последовательный информационный вход; 23 - второй пoc ледозательный шформационный вход; 241 параллельный информационный вход i-ro разр да регистра (1 1 п) 25 - вход управлени  сдвигом информации в сторону старших разр дов; 26 - вход управлени  сдвигом информации в сторону младших разр дов; 27 - вход управлени  параллельным приемом ин- формации; 28 - вход управлени  операцией дизъюнкции; 29 - вход управлени  операцией конъюнкции; 30 - вход управлени  операцией запрета по пер вому операнду; 31 - вход управлени  операцией запрета по второму операнду; 32 - вход управлени  выполнением операции суммировани ; 33 - вход синхронизации регистра; 34 - вход переноса регистра

Четвертый 6 и п тый 7 элементы И, первый 16 и второй 17 элементы ИЛИ с увеличенной задержкой и элемент у ИЛИ-НЕ 14 разр дов 1 предназначены дл  формировани  кратковременных импульсов . Основное назначение первого 16 и второго 17 элементов ИЛИ с увеличенной задержкой - кратковремен

5 0

5

0 5 0 5 0

ное хранение- информации с выходов элементов И 8 - 11„ Формирование импульсов на выходе четвертого 6 и п того 7 элементов И происходит на заднем фронте управл ющего сигнала Информационные сигналы одновременно поступают на вторые входы первого 16 и второго 17 элементов ИЛИ с увеличенной задержкой и на входе элемента ИЛИ-НЕ При поступлении единичного информационного сигнала на входы элемента ИЛИ-НЕ 14, на его выходе по вл етс  нулевой сигнал, который закрывает четвертый 6 и п тый 7 элементы И После прекращени  информационного сигнала открываютс  четвертый 6 и п тый 7 элементы И, которые остаютс  в открытом состо нии пока на выходе первого 16 и второго 17 элемента ИЛИ с увеличенной задержкой существует единичный сигнал При этом на выходе четвертого 6 или п того 7 элемента И по вл етс  кратковременный импульс Длительность и fflyльca t,;j,n должна быть не менее задержки переключени  RS-триггера 2 - , Тое,. ммп тр о Таким образом, врем  задержки первого 16 и второго 7 элементов с увеличенной задержкой определ етс  г зе.д t-rp + э S где задержка элементов И 6 и 7 о

Длительность импульсных управл ющих сигналов равна t, 6 Тер, Отметим также, что длительность паузы между очередными управл ющими сигналами должна быть не менее

Многофункциональный регистр в разных режимах работает следуилцим образом

Рассмотрим как происходит обнуление регистра. С этой целью на вход 29 регистра подаетс  управл ющий сигнал, который открьшает седьмой элемент И 9 разр да 1, поскольку на втором входе седьмого элемента И 9 в данный момент находитс  единичный сигнал. Сигнал с выхода элемента И 9 через первый элемент ИЛИ 16 с увеличенной задержкой и п тый элемент И 7 (который в это врем  находитс  в открытом состо нии) подаетс  на К-вход ЕБ-триггера 2 Обнуление также можно осуществить с помощью одновременной подачи управл ющих сигналов на входы 29 и 33 регистра . При этом открываетс  седьмой элемент И 9 и на выходе первого элемента ИЛИ 16 с увеличенной задержкой

31

по вл етс  логическа  единица, однако открывание п того элемента И 7 не происходит, поскольку на его-втором входе присутствует логический нуль, После прекращени  управл ющих сигналов на входах 29 и 33 на выходе элемента ИЛИ-НЕ и по вл етс  высокий потенциал, который открьшает п тый элемент И 7„ В результате на его выходе по вл етс  высокий потенциал, который существует в течение времени , достаточного дл  переключени  RS-триггера из-за сохранени  высокого потенциала на выходе элемента ИЛИ 16 с увеличенной задержкой

Код дл  ввода в регистр подаетс  на информационные входы 24 24 разр дов }о Ввод осуществл етс  одновременной подачей совокупности управл ющих сигналов на входы 27,28, 29 и 33 о Единичный сигнал подаетс  на второй вход элемента ИЛИ-НЕ 14, соответственно на его выходе по вл етс  низкий потенциал. Одновременно открываютс  третий 5, шестой 8 и п тый 9 элементы Ио Если вводимый код единица, то на второй вход шестого элемента И 8 подаетс  высокий потенциал , а на второй вход седьмого элемента И 9 - низкий потенциало В результате на выходе шестого элемента И 8 по вл етс  высокий потенциал, который поступает во второй элемент ИЛИ 17 с увеличенной задержкой. После превращени  управл ющих сигналов на втором входе четвертого элемента И 6 по вл етс  высокий потенциал, в результате чего на S-вход RS-триггера 2 будет подана единица Если вво- .димый код нуль, то открываетс  соответственно седьмой 9 и п тый 7 эле менты И, и высокий потенциал подаетс  на В-вход RS-триггера 2. Таким образом, в разр дах 1 происходит преобразование вводимого монофазного ко да в парафазный код и его запоминание , поэтому предварительна  установка регистра на нуль не требуетс .

Все логические функции в многофункциональном регистре выполн ютс  на основе уравнени  S + R + + Qt Будем считать, что операнд У находитс  в регистре, а операнд X подаетс  на информационные входы 24,- регистры (i 1 ,п) е,

Дл  выполнени  диз ьюнкции двух операндов X и Y следует операнд X подавать на информационные входы

1828-

разр дов 24 , , а Y предварительно записать в регистре, т„е, Q. У- Если Р. О и S X, то Qt, XVy, с С этой целью управл ющие сигналы подаютс  на управл ющие входы 27 и 28 регистра При этом срабатывают третий 5, щестой 8 и четвертый 6 элементы И и X подаетс  на S-вход RS0 триггера 2 Если регистр управл ющим сигналом на входе 29 предварительно установить в нулевое состо ние, тогда 0.+ X, Тое осуществл етс  параллельный ввод кода

5 Дл  выполнени  операции конъюнкции необходимо,чтобы S О и R X. . Если Q. Y, тогда Q, X Y, С этой целью следует управл ющие сигналы подавать на входы 27 и 29 реги0 стра. При этом открываютс  седьмой элемент И 7, на первый вход которого через.элемент НЕ 15 подаетс  инверсное значение операнда Х, В результате в RS-триггере 2 окажетс  произ5 ведение X Y

Запрет по X осуществл етс  на основе уравнени  X Y, а запрет - на основе уравнени  Qt,.

Q X Y. Запрет по X вьтолн етс  подачей управл ющих сигналов на входы 27 и 31 регистра При этом открываютс  третий 5 и дев тый 11 элементы И и сигнал в виде функции X Y подаетс  на S-вход RS-триггерао Дл  осуществлени  операции запрета по Y сладует подавать управл ющий сигнал на вход 30 регистра в сочетании с управл к цим сигналом на входе 27, Если одновременно подавать управл ющие сигналы на входы 27,30 и 31, тогда на пр мом выходе RS-триггера 2 получим логическую функцию X-Y.VX-Y, .т.е. в RS-триггере окажетс  сумма

. X®Yo Открываютс  третий 5, восьмой 10 и дев тый 11 элементы И разр дов 1, Пусть, например, Y. , .Х- подаетс  на информационный вход 24 с При этом на выходе элемента ИЛИ-НЕ 14 по вл етс  низкий потенци5

0

0

5

ал, а на выходе восьмого элемента И 10 - высокий потенциал После прекращени  управл ющих сигналов на входы 27, 30 и 31 высокий потенциал по вл етс  на выходе элемента ИЛИ-НЕ 14, который открывает п тый элемент И 7о В результате RS-триггер 2 переходит в нулевое состо ние. Если Y. О, то открываетс  соответственно

четвертый элемент И 6, к единица подаетс  на S-вход RS-трнггера 2.

В описанных результаты выполнени  логических функций определились кодом на пр мом выходе i 9 RS-триггера 2„ На инверсном выходе 20 КЗ-триггера 2 можно получить результаты реализации таких логических функций, как Пирса, Шеффера, импликации , равнозначности и др.

Сдвиг кода в сторону старших разр дов осуществл етс  совокупностью управл ющих сигналов, которы е подаютс  на входы 25, 28, 29 и 33. После подачи управл ющих сигналов на выходы 28 и 29 открываютс  шестой 8 и седьмой 9 элементы разр дов 1, Управл ющим сигналом на входе 25 открываетс  также первый элемент И Зо На выходе элементов ИЛИ-НЕ 14 разр дов 1 по вл етс  низкий потенциал. Если содержимое RS-триггера 2 предьщуще- го разр да 1 - единица, то в результате подачи управл ющих сигналов на входы 25 и 28 единица временно запоминаетс  во втором элементе ИЛИ 17 с увеличенной задержкой. После прекращени  Этих управл ющих сигналов на выходе четвертого элемента И 6 по вл етс  кратковременньш импульс, который переводит RS-триггер 2 данного разр да 1 в единичное состо ние.

Сдвиг кода в сторону младших разр дов осуществл етс  аналогично предыдущему . Сдвиг осуществл етс  совокупностью управл ющих сигналов, которые подаютс  на входы 26,28,29 и 33, При этом в отличие от предыдущей one рации открываетс  второй элемент И 4

Двоичный счет осуществл етс  управл ющими сигналами на входы 25, ,30 и 31, которые в течение всего про

импульса на первом информационном входе 22 регистра на выходе элемента ИЛИ-НЕ 14 устанавливаетс  высокий потенциал В результате на выходе четвертого элемента И 6 по вл етс  импульс, который переводит RS-триггер 2 первого разр да в единичное состо ние о

Высокий потенциал с пр мого выхода RS-триггера 2 первого разр да через первый элемент И 3 второго разр да 1 открывает дев тый элемент И 11 второго разр да , одновременно на выходе элемента Ш1И-НЕ 14 этого разр да устанавливаетс  низкий потенциал При подаче второго счетного импульса RS-триггер 2 первого разр да Ц переходит в нулевое состо ние. Низкий потенциал с выхода RS-триггера 2 первого разр да 1,/ на выходе элемента ИЛИ-НЕ 14 второго разр да устанавливаетс  высокий потенциал Б результате RS-триггер 2 второго разр да переходит в единичное состо ние. и т„д.

Сложение двух двоичных операндов X и Y .происходит следующим образом,

Предварительно управл ющим сигналом на входе 29 происходит обнуление регистра . На входах 30 и 31 устанавливаетс  высокий потенциал на все врем  операции

Первый операнд X подаетс  на информационный вход 24 разр дов регистра . Управл ющий сигнал подаетс  на вход 27 регистра, В результате в разр дах регистра окажетс  сумма X + Y,

что эквивалентно оператдии приема операнда X в регистре. Второй операнд У также подаетс  на информационные входы 24 разр дов регистра. Повторно подаетс  единичный сигнал на управ

десса счета посто нно подаютс  на уп- 45 л ющий вход 27 регистра На заднем

равл ющие входы. При этом открываютс  первый 3, восьмой 10 и дев тый 11 элементы И, В результате создаетс  структура асинхронного двоичного счетчика Счетные импульсы подаютс  на первый информационный вхЬд 22 ре- .гистра. После подачи первого счетного импульса возбу адаетс  первый вход первого элемента И 3 первого разр да, Высокий потенциал с выхода элемента ИЛИ 3 открывает дев тый элемент И 11 и одновременно на выходе элемента ШШ-НЕ 14 устанавливаетс  низкий потенциал . После прекращени  счетного

фронте этого сигнала в разр дах окажетс  сумма X Уо При этом одновременно происходит прекращение единичного сигнала на управл ющем вхо- де 27 и подача единичного сигнала иа управл ющий вход 32 регистра, который открывает цепи переноса сумматора . ,

Цепи переноса в (i + 1)-й разр д 1 образуютс  с помощью элементов НЕ 18 с увеличенной задержкой (задержка этого элемента должна быть не менее 5 2Гср ) дес того элемента

714

И ) 2, -го разр да 1 и элемента ИЛИ J 3. (1+1 )-го разр да, Перенос в i -M разр де 1 образуетс  в том случае, когда х- У{ 1 и х,-@) у- 0 или когда (х,-- l)v(y. 1) и перенос из предыдущего разр да 1 Р -J « Как в первом, так и во втором случа х происходит переключение RS-триг- гера 2 i-ro разр да из состо ние логической единицы в состо ние логического нул  При этом на выходе дес того элемента И 12, который в это врем  находитс  в открытом состо нии сигналом на управл ющем входе 32 формируетс  импульс Сформированный импульс через элемент ИЛИ 13 (i+l)ro разр да подаетс  на входы восьмого 10 и дев того 11 элементов И, которые в это врем  тоже наход тс  в открытом состо ниио В результате в RS-триггере 2 (,1+1)-го разр да 1 происходит сложение по m 6.2. его содержимого и единицы переноса с пре- дьщущего разр да.,

Поскольку в сумматоре применен принцип последовательного переноса, длительность управл ющего сигнала на входе 32 зависит от разр дности регистра и составл ет .

Форм у л а изобретени 

Многофункциональный регистр, содержащий в каждом разр де RS-триггер дес ть элементов И и элемент ИЛИ,причем пр мой и инверсный выходы RS- триггера  вл ютс  первым и вторым выходами данного разр да, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, первый вход первого элемента И каждого разр да, кроме первого, сое- динен с пр мым выходом RS-триггера предьщущего разр да, а первый вход первого элемента И первого разр да  вл етс  первым последовательным информационным входом регистра, первый вход .второго элемента И каждого разр да , кроме последнего, соединен с пр мым выходом RS-триггера последующего разр да, первый вход второго элемента И последнего разр да  вл етс  вторым - последовательным информационным входом регистра, вторые входы первого и второго элементов И  вл ютс  входами управлени  сдвигом соответственно в сторону старших и младших разр дов регистра, третий

88

вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого  вл етс  входом управлени 

параллельным вводом информации регистра , а второй вход - параллельным информационным входом данного разр да , первый вход четвертого элемента И соединен с первым входом п того элемента И, первый вход шестого элемента И  вл етс  входом управлени  операцией дизъюнкции регистра, а первый вход седьмого элемента И - вхо- дом управлени  операцией конъюнкции

регистра, отличающийс 

тем, что, с целью расширени  функ1що- нальных возможностей регистра за счет выполнени  операций счета и суммировани , в каждый разр д регистра

введены элемент ИЛ11-НЕ, -элемент НЕ, два элемента ИЛИ с увеличенной задержкой и элемент НЕ с увеличенной задерж1сой причем в каждом разр де выход элемента ИЛИ соединен с первыми входами восьмого и дев того элементов И, вторым входом шестого элемента И, первым входом элемента . . ШШ-НЕ и входом элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выходы шестого и седьмого элементов И соединены соответственно с первыми входами . второго и первого элементов ИЛИ с увеличенной задержкой, выходы которых соединены соответственно с вто- рым-.-i входами четвертого и п того элементов И, выходы которых соединены соответственно с S- и Н-входами RSтриггера , пр мой и инверсный выходы

которого соединены с вторыми входа- ми соответственно восьмого и дев того элементов И, выходы которых соединены с вторыми входами соответственно первого и второго элементов

ИЛИ с увеличенной задержкой,инверсный выход RS-TpHrrepa соединен с первым входом дес того элемента И и входом элемента НЕ с увеличенной задержкой , выход которого соединен с

вторым входом дес того элемента И, выход которого в каждом разр де, крог ме последнего, соединен с четвертым входом элемента ИЛИ последующего разр да, четвертый вход элемента 1ШИ

первого разр да  вл етс  входом переноса регистра, а выход дес того элемента И последнего разр да - выходом переноса регистра, третьи входы восьмого и дев того элементов И  вл ют-

с  входами управлени  операцией запрета соответственно по первому и второму операндам регистра, третий вход дес того элементов И  вл етс  входом управлени  выполнением опера .

22,25 26 272829 30 31 32 J3 3 Фаг. 1

ции суммировани  регистра, первый вход четвертого элемента И соединен с вькодом элемента ИЛИ-НЕ, второй вход которого  вл етс  входом синхронизации регистра.

Фиг. 2

Claims (1)

1. Фор му л а’ изобретения

   Многофункциональный регистр, содержащий в каждом разряде RS-триггер, 35 десять элементов И и элемент ИЛИ,причем прямой и инверсный выходы RSтриггера являются первым и вторым выходами данного разряда, выходы первого и второго элементов И соединены с первым и вторым входами элемента ИЛИ, первый вход первого элемента И каждого разряда, кроме первого, соединен с прямым выходом RS-триггера предыдущего разряда, а первый вход первого элемента И первого разряда является первым последовательным информационным входом регистра, первый вход . второго элемента И каждого разряда, кроме последнего, соединен с прямым выходом RS-триггера последующего разряда, первый вход второго элемента И последнего разряда является вторым ·. последовательным информационным входом регистра, вторые входы первого и второго элементов И являются входами управления сдвигом соответственно в сторону старших и младших разрядов регистра, третий .8 θ вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого является входом управления параллельным вводом информации регистра, а второй вход - параллельным информационным входом данного разряда, первый вход четвертого элемента· И соединен с первым входом пятого элемента И, первый вход шестого элемента И является входом управления операцией дизъюнкции регистра, а первый вход седьмого элемента И - входом управления операцией конъюнкции регистра, отличающийся тем, что, с целью расширения функциональных возможностей регистра за счет выполнения операций счета и суммирования, в каждый разряд регистра введены элемент ИЛИ-HE, элемент НЕ, два элемента ИЛИ с увеличенной задержкой и элемент НЕ с увеличенной задержкой, причем в каждом разряде выход элемента ИЛИ соединен с первыми входами восьмого и девятого элементов И, вторым входом шестого элемента И, первым входом элемента ИЛИ-HE и входом элемента НЕ, выход которого соединен с вторым входом седьмого элемента И, выходы шестого и седьмого элементов И соединены соответственно с первыми входами . второго и первого элементов ИЛИ с увеличенной задержкой, выходы которых соединены соответственно с вторыми входами четвертого и пятого элементов И, выходы которых соединены соответственно с S- и R-входами RSтриггера, прямой и инверсный выходы 40 которого соединены с вторыми входа' ми соответственно восьмого и девятого элементов И, выходы которых соединены с вторыми входами соответственно первого и второго элементов 45 ИЛИ с увеличенной задержкой,'инверсный выход RS-триггера соединен с первым входом десятого элемента И и входом элемента НЕ с увеличенной задержкой, выход которого соединен с 50 вторым входом десятого элемента И, выход которого в каждом разряде, крог ме последнего, соединен с четвертым входом элемента ИЛИ последующего разряда, четвертый вход элемента ИЛИ 55 первого разряда является входом переноса регистра, а выход десятого элемента И последнего разряда - выходом переноса регистра, третьи входы восьмого и девятого элементов И являют9

   I О ся входами управления операцией запрета соответственно по первому и второму операндам регистра, третий вход десятого элементов И является входом управления выполнением опера ции суммирования регистра, первый вход четвертого элемента И соединен с выходом элемента ИЛИ-НЕ, второй ₅ вход которого является входом синхронизации регистра.

   22,25 26 212829 30 31 32 33 34

   Фи.г.1