SU1383492A1 - Вычитающий декадный счетчик дл семисегментных индикаторов - Google Patents

Вычитающий декадный счетчик дл семисегментных индикаторов Download PDF

Info

Publication number
SU1383492A1
SU1383492A1 SU864135222A SU4135222A SU1383492A1 SU 1383492 A1 SU1383492 A1 SU 1383492A1 SU 864135222 A SU864135222 A SU 864135222A SU 4135222 A SU4135222 A SU 4135222A SU 1383492 A1 SU1383492 A1 SU 1383492A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
inputs
inverse
Prior art date
Application number
SU864135222A
Other languages
English (en)
Inventor
Юрий Алексеевич Базалев
Владимир Иванович Мяснов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU864135222A priority Critical patent/SU1383492A1/ru
Application granted granted Critical
Publication of SU1383492A1 publication Critical patent/SU1383492A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к области импульсной техники и может быть использовано в вычислительных и измерительных устройствах. Вычитающий декадный счетчик дл  семисегментных индикаторов содержит I К-триггеры 1 -4, элемент И- НЕ 5, элементы И 6-12, элементы ИЛИ 13-16, тактовую шину 17, по которой поступают импульсы вычитани , шину 18 сброса, шину 19 логической единицы, шину 20 заема. Вычи- таюш.ий декадный счетчик имеет повышенную надежность. 2 ил., 1 табл.

Description

в, в, «г«,«,«, 4,5,
00
00 со ю
Изобретение относитс  к импульсной технике и может быть использовано в вычислительных и измерительных устройствах.
Целью изобретени   вл етс  повышение надежности устройства путем его упрощени  и сокращени  потребл емой мощности.
На фиг. 1 представлена схема вычитающего декадного счетчика дл  семисегмент- ных индикаторов; на фиг. 2 - диаграмма его работы.
Счетчик содержит первый 1, второй 2, третий 3 и четвертый 4 1К-триггеры, элемент И-НЕ 5, первый 6, второй 7, третий 8, четвертый 9, п тый 10, щестой И, седьмой 12 элементы И, первый 13, второй 14, третий 15, четвертый 16 элементы ИЛИ, тактовую щину 17, по которой поступают импульсы вычитани , шину 18 сброса, щину 19 логической единицы, щину 20 заема, выходы, а, Ь, с, d, е, f, q.
Счетные входы всех триггеров соединены с тактовой щиной 17 устройства, а R-входы всех триггеров соединены с шиной 18 сброса устройства, I- и К-входы первого триггера соединены с щиной 19 логической единицы, пр мой выход первого триггера соединен с К-входом второго триггера и первыми входами первого 6 и второго 7 элементов И и первого элемента ИЛИ 13, выход которого подключен к выходу «е устройства, а
35
второй вход соединен с выходом «а уст- Q ние (диаграммы на фиг. 2 при i 0), ройства, выходом третьего элемента И 8 и при этом первым входом второго элемента ИЛИ 14, выход которого соединен с выходом «d устройства , пр мой выход второго триггера соединен с первым входом третьего, вторыми входами первого 6 и второго 7 элементов И, выход второго элемента И подключен к второму входу второго и первому входу третьего элементов ИЛИ, второй вход третьего элемента ИЛИ 15 соединен с выходом четвертого элемента И 9 и выходом заема устройства , а выход - с выходом «q уст- 40 свечиваетс  цифра «О. Поскольку 1К-триг- ройства. Инверсный выход первого триггера гер по входному тактовому импульсу при
1 ОиК Оне измен ет своего состо ни , при I 1 и К 1 переключаетс  в противоположное состо ние, при I I и К О переключаетс  в состо ние логической единицы, а при I О,
Q, 0; Q2 0; Qa 0; Q4 0.
На основании логических уравнений дл  входов триггеров состо ни  их I- i К-входов будут следующими:
I, 1; Ь 0; 1з 0; 14 0; К, 1; К2 0; Кз 0; К4 0.
По логическим уравнени м дл  выходов дещифратора определ ем, что, а 0; Ь 0; с 0; d 0; е 0; f 0; q 1, при этом на семисегментном индикаторе выподключен к первому входу элемента И- НЕ и первому входу четвертого элемента И 9, второй вход которого соединен с инверсным выходом второго триггера и первыми входами п того 10 и шестого 11 элемен- тов И, выход шестого элемента И 11 подключен к первому входу четвертого элемента ИЛИ 16 и выходу «с устройства, выход первого элемента И 6 соединен с вторым вхои К 1 - в состо ние логического нул , то по первому тактовому импульсу на шине 17 первый триггер переключаетс  в состо ние логической единицы, а триггеры 2-4 не из- дом четвертого элемента ИЛИ 16, выход ко- мен ют своего состо ни  (диаграммы на торого соединен с выходом «f устройства. фиг. 2 при i 1), при этом состо ни 
выходов триггеров 1-4 станут равны Qi 1; р2 0; Qa 0; Q4 О, состо ни  входов I и К будут равны
I, I; Ь 1; 1з 0; 14 0;
тым входом четвертого элемента И 9, ин- 55Ki 1; Кз 11 Кз 0; К4 О
версный выход третьего триггера соединен а на выходах дещифратора будут сигналы
Выход элемента И-ИЕ подключен к 1-входу второго триггера, а выход седьмого элемента И - к 1-входу четвертого триггера, инверсный выход которого соединен с четверс третьим входом четвертого элемента И. Выход п того элемента И 10 соединен с выхоа 0; Ь 0; с 0; d 0; е 1; f 0; и на индикаторе высвечиваетс  цифра «9.
дом «Ь устройства. Второй вход элемента И-НЕ соединен с инверсным выходом третьего триггера и первым входом седьмого элемента И 12, второй вход которого соединен с выходом четвертого элемента ИЛИ 16, а выход - с К-входом четвертого триггера, пр мой выход которого подключен к второму входу п того элемента И 10 и к 1-входу третьего триггера 3, пр мой выход второго триггера 2 подключен к
0 К-входу третьего триггера, пр мой выход которого соединен с вторым входом шестого элемента И 11, третий вход которого соединен с первым входом четвертого элемента И, четвертый вход которого соединен с третьим
с входом второго элемента И.
На фиг. 2 обозначено: i - пор дковые номера состо ний устройства; Вход-тактовые (входные) импульсы на тактовой тине 17; ДЦ - цифры, отсвечиваемые на семи0 сегментном индикаторе; 3 - сигнал заема;
а, Ь, с, d, е, f, q - сигналы на соответствующих выходах «а, «Ь, «с, «d, «е, «f, «q устройства;
Qi, Q2, Qs, Q4 - сигналы на пр мых выходах триггеров 1-4.
Счетчик работает следующим образом. В исходном положении все 1К-триггеры сигналом «Сброс, поступающим по щине 18 сброса, устанавливаютс  в исходное состо 5
35
Q ние (диаграммы на фиг. 2 при i 0), при этом 40 свечиваетс  цифра «О. Поскольку 1К-триг- гер по входному тактовому импульсу при
Q, 0; Q2 0; Qa 0; Q4 0.
На основании логических уравнений дл  входов триггеров состо ни  их I- i К-входов будут следующими:
I, 1; Ь 0; 1з 0; 14 0; К, 1; К2 0; Кз 0; К4 0.
По логическим уравнени м дл  выходов дещифратора определ ем, что, а 0; Ь 0; с 0; d 0; е 0; f 0; q 1, при этом на семисегментном индикаторе вы а на выходах дещифратора будут сигналы
а 0; Ь 0; с 0; d 0; е 1; f 0; и на индикаторе высвечиваетс  цифра «9.
По второму тактовому импульсу (диаграммы на фиг. 2 при i 2) состо ни  выходов и входов станут равны Qi 0; Q2 1, Qs 0; Q4 0; I, 1; Ь 0; Ь 0; l4 0;Ki 1;К2 0;Кз 1;К4 0;а 0 b 0; с 0; d 0; е 0; f 0;q О и на индикаторе высвечиваетс  цифра «8.
Анализиру  и далее таким же образом работу предлагаемого декадного вычитающего счетчика, получаем все значени  сигналов
ду второго и первому входу третьего элементов ИЛИ, второй вход третьего элемента ИЛИ соединен с выходом четвертого элемента И и выходом заема устройства , а выход - с выходом «q устройства, инверсный выход первого триггера подключен к первому входу элемента И-НЕ и первому входу четвертого элемента И, второй вход которого соединен с инверсным выходом второго триггера и первыми входами п того и
(логических функций) на выходах триггеров 0 шестого элементов И, выход шестого элемен- счетчика и дешифратора (диаграммы на та И подключен к первому входу четвертого при всех i, которые приведены
фиг. 2) в таблице.

Claims (1)

  1. элемента ИЛИ и выходу «с устройства, выход первого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с выходом «f устройства, выход элемента И-НЕ подключен к 1-входу второго триггера, а выход седьмого элемента И- к 11-входу четвертого триггера, инверсный выход которого соединен с четвертым входом четвертого элемента И, инверсДалее работа счетчика повтор етс . Формула изобретени 
    элемента ИЛИ и выходу «с устройства, выход первого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с выходом «f устройства, выход элемента И-НЕ подключен к 1-входу второго триггера, а выход седьмого элемента И- к 11-входу четвертого триггера, инверсный выход которого соединен с четвертым входом четвертого элемента И, инверсВычитающий декадный счетчик дл  се- мисегментных индикаторов, содержащий
    четыре 1К-триггера, семь элементов И, четы- 20 ный выход третьего триггера соединен с ре элемента ИЛИ, элемент И-НЕ и выходы третьим входом четвертого элемента И, выход п того элемента И соединен с выходом «Ь устройства, отличающийс  тем, что, с целью повышени  надежности устройства путем его упрощени  и сокращени  потребл емой мощности, второй вход элемента И-НЕ соединен с инверсным выходом третьего триггера и первым входом седьмого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, а
    ми входами первого и второго элементов И зо вь1ход - с К-входом четвертого триггера, и первого элемента ИЛИ, выход которого пр мой выход которого подключен к второ- подключен к выходу «е устройства, а второй вход соединен с выходом «а устройства, выходом третьего элемента И и первым входом второго элемента ИЛИ, выход которого соединен с выходом «сЬ устройства, ор - 35 мой выход второго триггера соединен с первым входом третьего, вторыми Входами первого и второго элементов И, выход второго элемента И подключен к второму вхоа , Ь, с, d, е, f, q дл  подключени  соответствующих элементов семисегмеитного индикатора, счетные входы всех триггеров соединены с тактовой шиной устройства, г а R-входы всех триггеров соединены с щи- ной сброса устройства, I- и К-входы первого триггера соединены с шиной логической еди- ; ницы, пр мой выход первого триггера соединен с К-входом второго триггера и первыму входу п того элемента И и 1-входу третьего триггера, пр мой выход второго триггера подключен к К-входу третьего триггера, пр мой выход которого соединен с вторыми входами третьего и шестого элементов И, третий вход шестого элемента И соединен с первым входом четвертого элемента И, четвертый вход которого соединен с третьим входом второго элемента И.
    ду второго и первому входу третьего элементов ИЛИ, второй вход третьего элемента ИЛИ соединен с выходом четвертого элемента И и выходом заема устройства , а выход - с выходом «q устройства, инверсный выход первого триггера подключен к первому входу элемента И-НЕ и первому входу четвертого элемента И, второй вход которого соединен с инверсным выходом второго триггера и первыми входами п того и
    шестого элементов И, выход шестого элемен- та И подключен к первому входу четвертого
    0 шестого элементов И, выход шестого элемен- та И подключен к первому входу четвертого
    5
    элемента ИЛИ и выходу «с устройства, выход первого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с выходом «f устройства, выход элемента И-НЕ подключен к 1-входу второго триггера, а выход седьмого элемента И- к 11-входу четвертого триггера, инверсный выход которого соединен с четвертым входом четвертого элемента И, инверс0 ный выход третьего триггера соединен с третьим входом четвертого элемента И, выход п того элемента И соединен с выходом «Ь устройства, отличающийс  тем, что, с целью повышени  надежности устройства путем его упрощени  и сокращени  потребл емой мощности, второй вход элемента И-НЕ соединен с инверсным выходом третьего триггера и первым входом седьмого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, а
    вь1ход - с К-входом четвертого триггера, пр мой выход которого подключен к второ-
    му входу п того элемента И и 1-входу третьего триггера, пр мой выход второго триггера подключен к К-входу третьего триггера, пр мой выход которого соединен с вторыми входами третьего и шестого элементов И, третий вход шестого элемента И соединен с первым входом четвертого элемента И, четвертый вход которого соединен с третьим входом второго элемента И.
SU864135222A 1986-10-17 1986-10-17 Вычитающий декадный счетчик дл семисегментных индикаторов SU1383492A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864135222A SU1383492A1 (ru) 1986-10-17 1986-10-17 Вычитающий декадный счетчик дл семисегментных индикаторов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864135222A SU1383492A1 (ru) 1986-10-17 1986-10-17 Вычитающий декадный счетчик дл семисегментных индикаторов

Publications (1)

Publication Number Publication Date
SU1383492A1 true SU1383492A1 (ru) 1988-03-23

Family

ID=21263082

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864135222A SU1383492A1 (ru) 1986-10-17 1986-10-17 Вычитающий декадный счетчик дл семисегментных индикаторов

Country Status (1)

Country Link
SU (1) SU1383492A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Справочник по интегральным микросхемам. Под ред. Т. В. Тарабрина. - М.: Энерги , 1980, с. 710, рис. 5-203. Авторское свидетельство СССР № 1319276, кл. Н 03 К 23/24, 1985. *

Similar Documents

Publication Publication Date Title
SU1383492A1 (ru) Вычитающий декадный счетчик дл семисегментных индикаторов
SU1319276A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU1285592A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU1330757A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU391744A1 (ru) Счетчик
SU1022311A1 (ru) Пересчетна декада
SU982199A1 (ru) Пересчетна декада
SU656219A1 (ru) Реверсивный двоично-дес тичный счетчик
SU1383494A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU447848A1 (ru) Реверсивный дес тичный счетчик
SU771727A2 (ru) Реверсивный сдвигающий регистр
SU1451853A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU553749A1 (ru) Пересчетное устройство
SU1368985A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU488344A1 (ru) Реверсивный распределитель
SU607215A1 (ru) Устройство дл возведени в квадрат
SU766020A1 (ru) Двоичный счетчик
SU718931A1 (ru) Счетчик по модулю восемь
SU1503065A1 (ru) Формирователь одиночного импульса
SU743036A1 (ru) Устройство сдвига цифровой информации
SU866751A1 (ru) Делитель частоты следовани импульсов на 2,5
SU609214A2 (ru) Управл емый делитель частоты
SU1061264A1 (ru) Счетчик
SU1265768A1 (ru) Делительно-множительное устройство
SU394772A1 (ru) Датчик времени