SU1265768A1 - Делительно-множительное устройство - Google Patents
Делительно-множительное устройство Download PDFInfo
- Publication number
- SU1265768A1 SU1265768A1 SU843828296A SU3828296A SU1265768A1 SU 1265768 A1 SU1265768 A1 SU 1265768A1 SU 843828296 A SU843828296 A SU 843828296A SU 3828296 A SU3828296 A SU 3828296A SU 1265768 A1 SU1265768 A1 SU 1265768A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- counter
- output
- outputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении устройств функциональной обработки частотно-импульсных сигналов. Целью изобретени вл етс упрощение устройства. Устройство содержит три элемента И, элемент ИЛИ, три счетчика и два триггера. Устройство формирует величину, пропорциональную отношению меньшей частоты к более высокой , независимо от того, на какие входы эти сигналы поданы, N К( /Fp). 1 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении устройств функциональной обработки частотно-импульсных сигналов. Целью изобретени вл етс упрощение устройства. На чертеже представлена функциональна схема делительно-множительного уст15ойства. Устройство содержит информационные входы 1 и 2, элементы И 3-5, элемент Ш1И 6, счетчики 7-9, триггеры О и 11, входы 12 коэффициента выходы 13 и 14 индикации более высо кой частоты, управл ющий вход 15 за пуска, информационные выходы 16,вход 17 управлени предварительной записью , вход 18 сброса, причем первые входы элементов И 3 и 4 соединены с информационными входами 1 и 2 устройства , выходы элементов И 3 и 4 соединены со счетными входами соответственно счетчиков 8 и 9, входы разр дов которых соединены с выхода ми разр дов счетчика 7 и с выходами 16 устройства, входы разр дов счетчика 7 соединены с входами 12, вход управлени записью счетчиков 7-9 со динены с входом 17 управлени предв рительной записью, вход установки в О счетчика 7 соединен с входом 18 сброса, счетные входы счетчиков 8 и 9 соединены с выходами элементов И 3 и 4 соответственно, вторые входы элементов И 3 и 4 соединены с пр мы выходами триггеров 10 и 11 соответс венно, третий вход элемента И 3 динен с пр мым выходом триггера инверсный выход триггера 10 - с первым входом элемента И 5, второй вход которого соединен с выходом элемента И 4, выход элемента И 5 соединен с входом элемента ИЛИ 6, другой вход которого соединен с выходом элемента И 3, выход элемента ИЛИ 6 соединен со счетным входом счетчика 7, вход управлени направлением счета которого соединен с пр мым выходом триггера 10, выходы пер полнени счетчиков 8 и 9 соединены с нулевыми входами триггеров 10 и 11 соответственно, единичные входы которых соединены с входом 15, инверсные выходы триггеров 10 и 11 соединены с выходами 13 и 14. Устройство работает следующим об разом. Но сигналу на входе 17 с входов 12 в счетчики 7-9 заноситс коэффициент k , после этого на вход 18 поаетс сигнал сброса, который сбрасывает счетчик 7 в нулевое состо ние. При поступлении сигнала на вход 15 перебрасываютс триггеры 10 и 11, разреша прохождение двух импульсных последовательностей с частотами F, и 2 через элементы И 3 и 4. Импульсы с частотой F, поступают на счетный вход счетчика 8 и через элемент ИЛИ 6 на счетный вход счетчика 7,который в данный момент работает в режиме пр мого счета, так как на его вход управлени направлением счета подана логическа 1 с пр мого выхода триггера .10, а импульсы с частотой Fg поступают на счетный вход счетчика 9. В случае F, F первым сигнал переполнени выдает счетчик 8, по этому сигналу триггер 10 возвращаетс в исходное состо ние, запрещает прохождение импульсов с частотой Р( через элемент ИЗ, разрешает прохождение импульсов с частотой .Р через элементы И 5 и ИЛИ 6 на счетный вход счетчика 7 и измен ет направление счета счетчика 7, подав на его вход управлени направлением счета логический О. К моменту переключени триггера 10 в счетчик 7 поступает число импульсов, равное k, а в счетчике 9 остаетс число Теперь импульсы с частотой f поступают на счетный вход счетчика 9 и 4iepe3 элементы И 5 и ИЛИ 6 на счетный вход счетчика 7 по по влении сигнала на выходе счетчика 9. По этому сигналу возвращаетс в.исходное состо ние триггер 11 и запрещает прохождение импульсов через элемент И 4. К этому моменту в счетчике 7 остаетс число, определ емое выражением -(«41 ипи NК F, Fj первым сигнал пеВ случае , реполнени вьщает счетчик 9, по этому сигналу возвращаетс в исходное состо ние триггер 11 и запрещает прохождение импульсов через элементы И 3 и 4 по обоим входам. В результате , в счетчике 7оказываетс число импульсов , определ емое выражением
Claims (1)
- Делительно-множительное устройство, содержащее первый и второй счетчики и первый и второй элементы И, причем первые входы первого и второго элементов И соединены с соответствующими информационными входами устройства, а выходы подключены к счетным входам соответствующих счетчиков, отличающееся тем, что, с целью упрощения, оно содержит третий счетчик, третий элемент И, 5 элемент ИЛИ и два триггера, причем инверсные выходы первого и второго триггеров соединены с соответствующими выходами индикации устройства, прямой выход второго триггера под10 ключей к вторым входам первого и второго элементов И, прямой выход первого триггера соединен с третьим входом первого элемента И и с входом управления направлением счета третьего 15 счетчика, счетный вход которого Соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом третьего элемента И, а второй вход - с выходом первого элемента И, первый 20 вход третьего элемента И соединен с инверсным выходом первого триггера, а второй вход - с выходом второго элемента И, единичные входы триггеров соединены с управляющим входом 25 запуска устройства, нулевые входы триггеров подключены к выходам ί, переполнения соответствующих счетчиков, входы управления записью счетчиков соединены с входом управ30 ления предварительной записью устройства, входы разрядов первого и второго счетчиков соответственно соединены с информационными выходами устройства и выходами разрядов третьего счетчика, входы разрядов которого соединены с входами коэффициента устройства, вход сброса которого соединен с входом обнуления; третьего счетчика.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843828296A SU1265768A1 (ru) | 1984-12-17 | 1984-12-17 | Делительно-множительное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843828296A SU1265768A1 (ru) | 1984-12-17 | 1984-12-17 | Делительно-множительное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1265768A1 true SU1265768A1 (ru) | 1986-10-23 |
Family
ID=21152710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843828296A SU1265768A1 (ru) | 1984-12-17 | 1984-12-17 | Делительно-множительное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1265768A1 (ru) |
-
1984
- 1984-12-17 SU SU843828296A patent/SU1265768A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № -432492, кл. G 06 F 7/68, 1972. Авторское свидетельство СССР № 1101822, кл. G 06 F 7/68, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1602082A (en) | Digital torque meter | |
GB1474110A (en) | Apparatus for setting a counter to a given initial count | |
SU1265768A1 (ru) | Делительно-множительное устройство | |
GB991765A (en) | Incremental integrator and differential analyser | |
SU798831A1 (ru) | Умножитель частоты | |
SU780202A1 (ru) | Пересчетное устройство | |
SU800956A1 (ru) | Цифровой измеритель отношени ВРЕМЕННыХ иНТЕРВАлОВ | |
SU766020A1 (ru) | Двоичный счетчик | |
SU595862A1 (ru) | Удвоитель частоты импульсов | |
SU630628A1 (ru) | Устройство дл умножени | |
SU840850A1 (ru) | Пневматический счетчик импульсов | |
SU1488969A1 (ru) | Преобразователь кодов | |
SU885987A1 (ru) | Устройство дл ввода информации | |
SU871099A1 (ru) | Цифровой фазометр | |
SU788109A1 (ru) | Устройство дл вычислени разности двух чисел | |
SU866751A1 (ru) | Делитель частоты следовани импульсов на 2,5 | |
SU1003351A1 (ru) | Счетчик с параллельным переносом | |
SU894875A2 (ru) | Устройство дл изменени частоты следовани импульсов | |
SU928353A1 (ru) | Цифровой умножитель частоты | |
SU1503065A1 (ru) | Формирователь одиночного импульса | |
SU1388860A1 (ru) | Устройство дл умножени частоты на коэффициент | |
SU1723562A1 (ru) | Цифровой измеритель отношени временных интервалов | |
SU391744A1 (ru) | Счетчик | |
SU1164889A1 (ru) | Преобразователь частота-код | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство |