SU1383483A1 - Устройство согласовани - Google Patents

Abstract

Изобретение относитс  к области импульсной техники и предназначено дл  использовани  в микроэлектронных системах цифровой автоматики и вычислительной техники. Устройство согласовани  имеет транзисторы 1, 2, 5, 16, 22 первого типа проводимости, резисторы 3, 8, 9, 12, 13, 17, 20, выход 4 устройства, шину 6 питани , транзисторы 7, 10, 19, 21 второго типа проводимости , входы 11, 15 устройства, диоды 14, 18, 23 Шоттки. Устройство согласовани  имеет увеличенное быстродействие и сниженную потребл емую мощность. 1 ил.

Description

1-п;-п-I-п

1 N17 Пк п« ПгI

У г-т-гЧ

К

ff

-о Ш

сл

11

О

/Л15

18 -Йfc

к

П8

//

со

00

со

4

00

со

f

r-f

г

Изобретение относитс  к импульсной технике и предназначено дл  использовани  в микроэлектронных системах цифровой автоматики и вычислительной техники.

Цель изобретени  - увеличение быстродействи  и снижение потребл емой мощности устройства согласовани .

На чертеже представлена принципиальна  схема предлагаемого устройства согласовани .

Устройство согласовани  содержит первый транзистор 1 первого типа проводимости , эмиттер которого подключен к общей шине, база подключена к первому коллектору второго транзистора 2 первого типа проводимости и через первый резистор 3 - к общей щине, а коллектор подключен к выходу 4 устройства и к эмиттеру третьего транзистора 5 первого типа проводимости, коллектор которого подключен к тине 6 питани , а база подключена к коллектору первого транзистора 7 второго типа проводимости , эмиттер которого подключен к щине б питани , второй кол.лектор транзистора 2 первого типа проводимости через последовательно включенные второй и третий резисторы 8 и 9 подключен к щине 6 питани , эмиттер подключен к общей шине, а база - к первому коллектору второго транзистора

10второго типа проводимости, база которого подключена к управл ющему входу

11устройства и через четвертый резистор

12к шине 6 питани , эмиттер подключен через п тый резистор 13 к щине 6 питани , а второй коллектор подключен к первому коллектору транзистора 2 первого типа проводимости , база которого подключена к аноду первого диода 14 Шоттки, катод которого подключен к информационному входу 15 устройства, база транзистора 7 второго типа проводимости подключена к коллектору четвертого транзистора 16 первого типа проводимости , эмиттер которого подключен к обшей щине, коллектор через шестой резистор 17 - к щине 6 питани , а база подключена к аноду второго диода 18 Шоттки и к коллектору третьего транзистора 19 второго типа проводимости, эмиттер которого через седьмой резистор 20 подключен к шине 6 питани , а база подключена к выходу 4 устройства , катод диода 18 Шоггки подключен к информационному входу устройства 15, объединенные между собой выводы резисторов 8 и 9 подключены к базе четвертого транзистора 21 второго типа проводимости, эмиттер которого подключен к щине 6 питани , а коллектор - к выходу 4 устройства, база транзистора 16 первого типа проводимости подключена к коллектору п того транзистора 22 первого типа проводимости с инжекционным питанием, база которого подключена к аноду третьего диода 23 Шоттки, катод которого подключен к управл ющему входу устройства 11.

Устройство работает следующим образом.

Когда на вход 11 управлени  подаетс  низкий уровень напр жени , соответствующий сигналу логического «О (т.е. управл - ющий этим входом инжекционный транзистор насыщен), устройство работает в состо нии «Включено на выходе 4. Транзистор 10 открыт, суммарный ток его коллекторов определ етс  как

10 г (Цб-Цэб- икэн.).Вр К|з(Вр+1)

5

0

где IKIO-- суммарный ток коллекторов транзистора 10;

Us - напр жение щины 6 питани ; Уэб - падение напр жени  на базо-эмит- терном переходе открытого транзистора ( 0,6 В);

UKSH - напр жение между эмиттером и коллектором насыщенного инжек- 0ционного транзистора (,1 В);

Ri3 -сопротивление резистора 13; Вр - коэффициент усилени  по току р-п-р транзистора (здесь транзистора 10).

Необходимое соотнощение токов пер- 5 вого и второго коллекторов транзистора 10 задаетс  конструктивно, например, соотношением площадей этих коллекторов.

При сигнале логического «О на входе 11 через диод 23 Шоттки щунтируетс  на общую щину без транзистора 22, ток инжектора этого транзистора ответвл етс  управл ющим этим входом транзистором, транзистор 22 закрыт.

Если теперь на вход 15 поступит сигнал логического «О, то ток первого коллектора транзистора 10 ответвл етс  через диод 14 Шоттки из базы транзистора 2, транзистор 2 закрываетс , ток второго коллектора транзистора 10 поступает в базу транзистора 1, транзистор I открываетс  и

0 входит в режим насыщени . Одновременно коллекторный ток транзистора 19 через диод 18 Шоттки ответвл етс  управл ющим входом 15 транзистором из базы транзистора 16. Транзистор 16 запираетс , при этом база транзистора 7 через резистор 17 щунтиру етс  на щину 6 питани , транзистор 7 также запираетс , а следовательно, запираетс  из- за отсутстви  тока в базу транзистора 5. Так как транзистор 2 запираетс , то база транзистора 21 через резистор 9 щунтируетс  на щину 6 питани . Транзистор 21 запираетс . На выходе 4 устройства формируетс  сигнал логического «О, т.е. низкий уровень напр жени  0,1-0,2В, что соответствует логическому «О стандартных ТТЛ- схем. Так как на базу транзистора 19 посту5 пает в этом случае низкий уровень напр жени , равный уровню напр жени  на выходе 4, то транзистор 19 открыт, его коллекторный ток определ етс  выражением

I9

(U6- Цэб-U4)-Bp

R20 ()

где U4 - напр жение на выходе 4 устройства Rao - сопротивление резистора 20;

IK 19 .- коллекторный ток транзистора 19. Если теперь на вход 15 приходит сигнал логической «1 (управл ющий этим входом инжекционный транзистор закрыт), ток первого коллектора транзистора 10 поступает в базу транзистора 2, вызыва  его отпира- ние, транзистор 2 открываетс  и входит в режим насыщени , ответвл   из базы транзистора 1 ток второго коллектора транзистора 10, транзистор 1 запираетс . Одновременно с этим коллекторный ток транзисто- ра 19 поступает в базу транзистора 16, вызыва  его отпирание. Транзистор 16 открываетс  и работает в режиме усилени  тока, его коллекторный ток вызывает отпирание транзистора 7, а следовательно, и транзистора 5. При этом обеспечиваетс  повы- щенный по отнощению к схеме известного устройства ток перезар да нагрузочной емкости на выходе 4, так как в отличие от известной схемы между коллектором транзистора 16 и базой транзистора 7 в предлагав- мой схеме отсутствует резистор, ограничивающий ток базы транзистора 7.

Так как транзистор 2 открываетс , ток его второго коллектора вызывает отпирание транзистора 21, ток коллектора транзистора 21 определ етс  как

, (Us- Цэб- Цкэн) Вр I,,, .

где IK21 - ток коллектора транзистора 21; Rs - сопротивление резистора 8.

Из услови  минимального значени  ВР (определ етс  технологией) сопротивление резистора 8 рассчитываетс  таким образом, чтобы при логической «1 на выходе 4 (дл  ТТЛ-схем 2,4 В) обеспечивалс  необходи... мый вытекающий ток логической «1.

Таким образом, так как транзистор 1 закрываетс , а транзисторы 5 и 21 открываютс , на выходе 4 устройства формируетс  сигнал логической «1 (2,4 В). При этом, по мере нарастани  напр жени  на выходе 4, а следовательно, и на базе тран- зистора 19, ток коллектора транзистора 19 уменьщаетс  (выражение 1) и при достижении уровн  U4 Ue- иэб транзистор 19 запираетс , а следовательно (из-за отсутстви  базовых токов), запираютс  транзисто- ры 16, 7 и 5. Дальнейщий зар д емкости и нарастание напр жени  на выходе 4 обеспечиваетс  коллекторным током транзистора 21. Максимальное напр жение на выходе 4 определ етс  из соотношени  U4 U6- UK, где U - максимальное напр жение на выходе 4, а - максимально возможное напр жение между коллектором и эмиттером транзистора 21 в режиме усилени , величина которого, как правило , составл ет 0,3-0,4 В, следовательно, напр жение питани  Ue может быть снижено до 3 В.

При подаче на вход 11 сигнала логической «1 база транзистора 10 шунтируетс  через резистор 12 на шину 6 питани . Транзистор 10 запираетс . Базы, транзисторов 1 и 2 независимо от состо ни  на входе 15 обесточиваютс . База транзистора 1 через резистор 3, а база транзистора 21 через резистор 9 шунтируютс  соответственно на общую шину и шину 6 питани . Транзисторы 1 и 21 запираютс . При сигнале логической «1 на входе 11 ток инжектора транзистора 22 поступает в базу транзистора 22, транзистор 22 открываетс  и входит в режим насыщени , шунтиру  при этом на общую шину базу транзистора 16. Независимо от состо ни  на входе 15 транзистор 16 закрываетс , при этом база транзистора 7 шунтируетс  через резистор 17 на шину 6 питани . Транзистор 7 запираетс , а следовательно, запираетс  и транзистор 5. На выходе устройства устанавливаетс  состо ние «Выключено.

Claims (1)

1. Формула изобретени 

   Устройство согласовани , содержащее первый транзистор первого типа проводимости , эмиттер которого подключен к общей шине, база подключена к первому коллектору второго транзистора первого типа проводимости и через первый резистор - к общей шине, а коллектор подключен к выходу устройства и к эмиттеру третьего транзистора первого типа проводимости, коллектор которого подключен к щине питани , а база - к коллектору первого транзистора второго типа проводимости, эмиттер которого подключен к шине питани , второй коллектор второго транзистора первого типа проводимости через последовательно включенные второй и третий резисторы подключен к шине питани , эмиттер - к общей щине, а база - к первому коллектору второго транзистора второго типа проводимости, база которого подключена к управл ющему входу устройства и через четвертый резистор - к шине питани , эмиттер подключен через п тый резистор к щине питани , а второй коллектор - к первому коллектору второго транзистора первого типа проводимости, отличающеес  тем, что, с целью увеличени  быстродействи  и снижени  потребл емой мощности, база второго транзистора первого типа проводимости подключена к аноду первого диода Шоттки, катод которого подключен к информационному входу устройства , база первого транзистора второго типа проводимости подключена к коллектору четвертого транзистора первого типа проводимости, эмиттер которого подключен к общей шине, коллектор через шее1383483

   56

   tofl резистор - к шине питани , а база -па проводимости, эмиттер которого подклю- k аноду второго диода Шоттки и коллекто-чен к шине питани , а коллектор - к вы- ру третьего транзистора второго типа про-ходу устройства, база четвертого тран- 8ОДИМОСТИ, эмиттер которого через седьмойзистора первого типа проводимости под- резистор подключен к шине питани , а ключена к коллектору п того транзистора (5аза - к выходу устройства, катод вто-первого типа проводимости с инжекцион- рого диода Шоттки подключен к информа-ньш питанием, база которого подключена ционному входу устройства, обща  точкак аноду третьего диода Шоттки, катод ко- i Toporo и третьего резисторов подключенаторого подключен к управл ющему входу К базе четвертого транзистора второго ти-устройства.