SU1383361A1 - Device for checking logical block - Google Patents

Device for checking logical block Download PDF

Info

Publication number
SU1383361A1
SU1383361A1 SU864136134A SU4136134A SU1383361A1 SU 1383361 A1 SU1383361 A1 SU 1383361A1 SU 864136134 A SU864136134 A SU 864136134A SU 4136134 A SU4136134 A SU 4136134A SU 1383361 A1 SU1383361 A1 SU 1383361A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
error
trigger
block
Prior art date
Application number
SU864136134A
Other languages
Russian (ru)
Inventor
Сергей Сергеевич Ширяев
Original Assignee
Предприятие П/Я А-1680
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1680 filed Critical Предприятие П/Я А-1680
Priority to SU864136134A priority Critical patent/SU1383361A1/en
Application granted granted Critical
Publication of SU1383361A1 publication Critical patent/SU1383361A1/en

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к автоматике, вычислительной технике и св зи. Цель изобретени  состоит в повышении достоверности контрол  и быстродействи  за счет обнаружени  сбоев в работе механизма прот жки перфоленты. Цель достигаетс  введением элемента 13 задержки, элементов И 12, ИЛИ 14, триггера 15, которые позвол ют реверсировать формирователь 7 эталонных сигналов и осуществл ть дополнительное сравнение дл  обнаружени  сбоев механизма прот жки. В случае обнаружени  сбо  прот жки осуществл етс  автоматический запуск устройства, благодар  чему исключаетс  останов и повыщаетс  быстродействие контрол . 1 3. п. ф-лы, 1 ил.The invention relates to automation, computing and communication. The purpose of the invention is to increase the reliability of control and speed by detecting failures in the mechanism of the punched tape. The goal is achieved by introducing a delay element 13, elements AND 12, OR 14, trigger 15, which allow the driver 7 to be reversed and to make an additional comparison for detecting failures of the stretching mechanism. In case of detection of a failure of the device, the device starts automatically, thereby preventing the shutdown and increasing the speed of the control. 1 3. Clause f-ly, 1 ill.

Description

0202

асace

соwith

со 05from 05

Изобретение относитс  к автоматике, вычислительной технике и св зи.The invention relates to automation, computing and communication.

Цель изобретени  - повь1шение достоверности контрол  и быстродействи .The purpose of the invention is to increase the reliability of control and speed.

На чертеже представлена схема устройства .The drawing shows a diagram of the device.

Устройство содержит блок 1 управлени , генератор 2 импульсов, элемент И 3, формирователь 4 импульса, элемент 5 задержки, , контролируемый блок 6, формирователь 7 эталонных сигналов, блок 8 регистрации ошибок, схему 9 сравнени , элемент 10 запрета , триггер 11 отсутстви  ошибки, элемент И 12, элемент 13 задержки, элемент ИЛИ 14, триггер 15 ошибки.The device contains a control unit 1, a pulse generator 2, an AND 3 element, a pulse shaper 4, a delay element 5, a monitored block 6, a reference signal shaper 7, an error recording block 8, a comparison circuit 9, a prohibition element 10, an error trigger 11, element 12, delay element 13, element OR 14, error trigger 15.

Устройство работает следуюш,им образом.The device works in the following way.

К входам и выходам устройства подключаетс  контролируемый блок (трансмиттер) 6, в который заправлена перфолента с перфорацией , информаци  которой идентична информации, выдаваемой формирователем 7 эталонных сигналов.A monitored block (transmitter) 6 is connected to the inputs and outputs of the device, in which punched tape with perforation is loaded, the information of which is identical to the information provided by the shaper 7 of the reference signals.

Импульсы с генератора 2 через открытый элемент И 3 поступают на вход элемента 10 запрета, в котором осуществл етс  опрос результатов сравнени  сигналов с блока 6 и формировател  7 эталонных сигналов. После окончани  опроса через элемент 5 задержки запускаютс  формирователь 4 импульса, обеспечивающий переход блока 6 на чтение следующей строки перфоленты, и формирователь 7 эталонных сигналов, переход щий в следующее состо ние.The pulses from the generator 2 through the open element And 3 arrive at the input of the element 10 prohibition, in which the results of the comparison of the signals from block 6 and the generator 7 of the reference signals are polled. After the end of the polling, pulse generator 4 is started through delay element 5, which ensures block 6 to read the next line of punched tape, and reference signal generator 7, which goes to the next state.

Если блок б исправен, результат сравнени  в схеме 9 положительный. При этом элемент 10 запрета закрыт, триггер 11 в исходном состо нии, сигнал с его выхода поддерживает открытое состо ние элемента И 3, разреша  прохождение очередных импульсов запуска.If the block b is healthy, the comparison result in scheme 9 is positive. In this case, the prohibition element 10 is closed, the trigger 11 is in the initial state, the signal from its output maintains the open state of the element I 3, allowing the passage of the next trigger pulses.

Если сигналы с блока 6 отличаютс  от сигналов с формировател  7, результат сравнени  в схеме 9 отрицательный, элемент 10 запрета открываетс  и пропускает импульс опроса, который запускает триггер 11, после чего происходит обнаружение сбо  механизма прот жки.If the signals from block 6 are different from the signals from shaper 7, the comparison result in circuit 9 is negative, the prohibition element 10 opens and transmits a polling pulse that triggers trigger 11, after which a failure mechanism is detected.

Сбой механизма прот жки приводит к тому, что в узле считывани  блока 6 остаетс  предыдуща  строка перфоленты, в то врем  как формирователь 7 переходит в следующее состо ние. Поэтому дл  обнаружени  сбо  прот жки необходимо вернуть формирователь 7 в предыдущее состо ние и произвести дополнительное сравнение сигналов с контролируемого блока 6 и формировател  эталонных сигналов, которое в случае сбо  прот жки должно дать положительный результат .The failure of the pulling mechanism causes the previous line of punched tape to remain in the reading unit of block 6, while the former 7 goes to the next state. Therefore, in order to detect the failing of the draw, it is necessary to return the driver 7 to the previous state and to make an additional comparison of the signals from the monitored block 6 and the driver of the reference signals, which should give a positive result in the case of a failed draw.

Сигнал ошибки с выхода элемента 10 запрета поступает на реверсирующий вход формировател  7, который при этом возвращаетс  в предыдущее состо ние (формирователь 7 может быть выполнен, например.The error signal from the output of the prohibition element 10 is fed to the reversing input of the driver 7, which in this case returns to the previous state (driver 7 can be performed, for example.

на основе счетчика, работающего в режиме сложени  и вычитани ).based on the counter operating in addition and subtraction mode).

Кроме того, сигнал ошибки через элемент 13 задержки (на врем  реверса формировател  7) поступает на вход элемента И 12, в котором осуществл етс  опрос результата дополнительного сравнени  с предыдущим состо нием формировател  7. Если результат дополнительного сравнени  положительный (имеет место сбой прот жки ), импульс опроса с выхода элемента 13 задержки через открытый элемент И 12 запускает триггер 15, регистрирующий сбой прот жки, и через элемент ИЛИ 14 сбрасывает триггер 11, который открывает элемент И 3, разреща  дальнейший контроль трансмиттера - блока 6.In addition, the error signal through the delay element 13 (at the time of reversing the generator 7) is fed to the input of the element 12, in which the result of the additional comparison with the previous state of the generator 7 is polled. If the result of the additional comparison is positive (a failure occurs) , a polling pulse from the output of the delay element 13 through the open element AND 12 triggers the trigger 15, which detects a failed error, and through the element OR 14 resets the trigger 11, which opens the element And 3, allowing further control of the trans Smitter - block 6.

Если результат дополнительного сравнени  отрицательный, импульс опроса через закрытый элемент И 12 не проходит, триггер 15 остаетс  в исходном состо нии, триг гер 11 не сбрасываетс , удержива  в закрытом состо нии элемент И 3, запреща  проверку трансмиттера до устранени  причин ошибки считыва ни .If the result of the additional comparison is negative, the polling pulse through the closed element 12 does not pass, the trigger 15 remains in the initial state, the trigger 11 is not reset, holding the closed element 3 and forbid checking the transmitter until the causes of the read error are eliminated.

Claims (2)

1. Устройство дл  контрол  логического блока, содержащее блок управлени , формирователь эталонных сигналов и блок регистрации ошибок, причем первый выход блока управлени   вл етс  выходом устрой0 ства дл  подключени  к синхровходу контролируемого блока, а второй и третий выходы подключены соответственно к входу формировател  эталонных сигналов и разрешающему входу блока регистрации ощибок, перва  группа информационных входов ко5 торого  вл етс  группой входов устройства дл  подключени  к выходам контролируемого блока, а втора  группа информационных входов соединена с группой входов фор.ми- ровател  эталонных сигналов, выход отсутQ стви  ошибки блока регистрации ощибок соединен с разрешающим входом блока управлени , отличающеес  тем, что, с целью повышени  достоверности контрол  и быстродействи , оно содержит элемент И, элемент ИЛИ, элемент задержки и триггер1. A device for controlling a logic unit, comprising a control unit, a reference signal generator and an error recording unit, the first output of the control unit being the output of the device for connecting to the synchronized input of the monitored unit, and the second and third outputs are connected to the input of the reference signal generator and the enable input of the error register block, the first group of information inputs of which is a group of device inputs for connection to the outputs of the monitored block, and the second The Upp of the information inputs is connected to the group of inputs of the reference signal generator, the output of the error register’s error block is connected to the enable input of the control unit, characterized in that, in order to increase the control accuracy and speed, it contains the element AND, the element OR, delay element and trigger 5 ошибки, а блок регистрации ошибок содержит схему сравнени , элемент запрета и триггер отсутстви  ошибки, причем перва  и втора  группы входов схемы сравнени  образуют первую и вторую группы информационных входов блока регистрации оши0 бок, разрешающий вход и выход отсутстви  ошибки которого подключены соответственно к первому входу элемента запрета и нулевому выходу триггера отсутстви  ошибки, выход схемы сравнени  соединен с вторым5 errors, and the error recording block contains a comparison circuit, a prohibition element and a trigger for the absence of an error; prohibit element and zero output of the trigger for no error, the output of the comparison circuit is connected to the second е входом элемента запрета и первым входом элемента И, второй вход которого соединен с выходом элемента задержки, а выход соединен с первым входом элемента ИЛИ и единичным входом триггера ошибки, нулевойe input of the prohibition element and the first input of the AND element, the second input of which is connected to the output of the delay element, and the output is connected to the first input of the OR element and the single input of the error trigger, zero 3 138336143 13833614 вход которого и второй вход элемента ИЛИимпульсов, элемент И, элемент задержкиthe input of which is the second input of the element OR pulses, the element AND, the element of delay объединены и  вл ютс  входом сброса уст-и формирователь импульса, причем выходcombined and are the reset input of the device and the pulse shaper, and the output ройства, выход элемента запрета соединенгенератора импульсов соединен с первымthe output of the prohibition element is connected to the pulse generator connected to the first с единичным входом триггера отсутстви входом элемента И, второй вход которогоwith a single input trigger no input element And, the second input of which ошибки, входом элемента задержки и входом5  вл етс  разрешающим входом блока, а вывозврата формировател  эталонных сигна-ход - третьим выходом блока, и через элелов , выход элемента ИЛИ соедннен с входоммент задержки соединен с входом формиросброса триггера отсутстви  ошибки.вател  импульса, выход которого и выходerror, the input of the delay element and input 5 is the block enable input, and the return of the reference signal-stroke generator is the third output of the block, and through the cell, the output of the OR element is connected to the delay input connected to the input of the trigger reset no error. output 2. Устройство по п. 1, отличающеес  тем,элемента задержки  вл ютс  соответственно2. The apparatus of claim 1, wherein the delay elements are respectively что блок управлени  содержнт генераторпервым и вторым выходами блока.that the control unit contains the generator of the first and second outputs of the block.
SU864136134A 1986-10-15 1986-10-15 Device for checking logical block SU1383361A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864136134A SU1383361A1 (en) 1986-10-15 1986-10-15 Device for checking logical block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864136134A SU1383361A1 (en) 1986-10-15 1986-10-15 Device for checking logical block

Publications (1)

Publication Number Publication Date
SU1383361A1 true SU1383361A1 (en) 1988-03-23

Family

ID=21263403

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864136134A SU1383361A1 (en) 1986-10-15 1986-10-15 Device for checking logical block

Country Status (1)

Country Link
SU (1) SU1383361A1 (en)

Similar Documents

Publication Publication Date Title
SU1383361A1 (en) Device for checking logical block
US4656634A (en) Skew insensitive fault detect and signal routing device
US4852104A (en) Solid-state reader device for a cumulative operations measurement system
US5182803A (en) System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter
US4618965A (en) Monitoring of data transfer system having serially distributed data ports
JPS6155759A (en) Interface control device
US4327409A (en) Control system for input/output apparatus
SU903989A1 (en) Device for checking and correcting address signals for serial-action storage
SU1661840A1 (en) Memory with self-testing
SU1305682A1 (en) Device for detecting and recording failures of electronic computer
SU1293761A1 (en) Device for checking blocks of buffer memory
SU1023399A1 (en) Device for correcting address signals in serial storage
SU1140138A1 (en) Device for reading information
SU561965A1 (en) Device for detecting faults in digital systems
SU545996A1 (en) Display device
SU830477A1 (en) Shaft angular rosition-to-code converter
SU1501064A1 (en) Device for monitoring pulse sequences
SU1499451A1 (en) Digital delay line
SU1267415A1 (en) Microprogram control device
SU720719A1 (en) Code to interval converter
JPS63208964A (en) Bus competition detecting system
SU1619276A1 (en) Device for on-line monitoring of digital modules
SU962913A1 (en) Device for registering malfanctions of electronic computer
SU684620A1 (en) Self-checking storage
SU1142836A1 (en) Device for processing interruptions