SU1382844A1 - Запоминающее устройство на цилиндрических магнитных доменах - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к за- поминаю1чим устройствам на цилиндрических магнитных доменах со средствами коррекции ошибочной информации. Целью изобретени   вл етс  повышение надежности устройства за введени  режима исправлени  одиночных посто нных ошибок без перезаписи информации .Устройство содержит контрол- .лер 1,элемент2 сложени по модулюдва, блок 3 обнаружени  и коррекции ovm- бок, блок 8 записи информации, накопитель 9 информации, блок 10 считывани  информации, элемент ИЛИ 11, счетчик 12 оиибо к, первый блок 13 пам ти с произвольной выборкой информации , второй блок 14 пам ти с произвольной выборкой информации, первьш элемент И 15, компаратор 16, второй элемент И 17. В устройстве обеспечиваетс  дополнительный режим локализации и исправлени  одиночных посто нных омибок, что позвол ет исправл ть ошибки кратности (п+1), где п - чис ло ошибок, исправл емых кодом, реализуемым в блоке обнаружени  и коррек ции ошибок. 1 ил. с о (Л

Description

со

00 N3

30

Изобретение относитс  к вычислительной TexraiKe, в частности к запоминающим устройствам на нилиндричес- ких магнит ных доменах (1ЩД) со, средствами коррекции ошибочной информации .

Целью изобретени   вл етс  повышение надежности устройства за счет .введени  режима исправлени  одиноч- Iных посто нных оишбок без перезаписи информации.

На чертеже представлена структурна  схема запоминающего устройства на НМД.

Запоминающее устройство на ЦМД содержит контроллер 1, элемент 2 сло I жени  по модулю два, блок 3 оПнаруже I ни  и коррекции ошибок, включающий I в себ  логическую схему 4 обнаруже- j ни  и коррекции ошибок, буферное за- I поминающее устройство 5, счетчик 6 I адресов буферного запоминающего устройства и элемент 7 сложени  по модулю два, блок 8 записи информации, накопитель 9 информации, блок 10 считывани  информации, элемент ИЛИ 11, счетчик 12 ошибок, первый 13 и второй 14 блоки пам ти с произвольной выборкой информации, первый эле- мент И -15, компаратор 16, второй элемент И 17. Контроллер имеет первый 18, вторые 19 и третий 20 выходы, группу входов 21 данных, группу входов 22 сигналов условий.

Кроме того, устройство имеет группу входов-выходов 23.

Устройство работает следующим образом .,

В режиме записи информационный блок с входов-выходов 23 устройства поступает в контроллер 1 , затем с . третьего выхода 20 контроллера передаетс  на вход элемента 2 сложени  по модулю два, с выхода которого данные передаютс  в блок 3 обнаружени  и коррекции ошибок, где формируютс  контрольные разр ды, С первого выход блока 3 обнарз ени  и коррекции ошибок данные поступают на вход блока 8 записи информации, с выхода которого данные занос тс  в накопитель 9.

В режиме чтени  информационный блок считываетс  из накопител  9 и поступает через блок 10 считывани  информации в блок 3 обнаруке1нг  и коррекции оршбок. Далее по группе вх ДОН 21 данные занос тс  в контооллео

Q

5

0 5 0

5

Q

0

5

1 и передаютс  на группу входов-выходов 23 устройства.

В случае обнаружени  огиибки в информационном блоке на одном из вторых выходов блока 3 обнаружени  и коррекции по вл етс  флаг (сигнал логической 1) корректируемой оишбки (ко) или некорректируемой ошибки (ЖО). Через элемент ИЛИ 11 эти передаютс  на вход счетчика 12 ошибок и увеличивают на единицу его содержимое. Кроме того, флаги КО и НКО поступают на соответствующие информационные входы первого блока 13 пам ти с произвольной выборкой информации и записываютс  по те- кутдему адресу, присутствующему на . вторых выходах 19 контроллера

После считывани  информационного блока из накопител  9 в контроллере 1 производитс  анализ наличи  и характера ошибок. Неустойчивой считаетс  огшбка, дл  исправлени  которой достаточно повторной операции считывани  Устойчивой ошибкой считаетс  така , дл  исправлени  которой необходима перезапись информации. В рассматриваемом примере корректируемой  вл етс  одиночна  ошибка, а некорректируемой - две и более. Вначале в контроллере 1 анализируетс  флаг восстановлени  (ФВ) информации, поступающий на группу входов 22 сигналов условий контроллера с выхода счетчика 12 ошибок. Если ФВ 1, то выполн етс  перезапись информации в информационных блоках, в которых имеют место ошибки и адреса которых хран тг с  в первом блоке 13 пам ти с произвольной выборкой информации. Если , ФВ О, то анализируютс  флаги НКО и КО и, в случае необходимости, происходит исправление информации .

Если блок 3 обнаружени  и коррекции ошибок устанавливает флаг НКО 1, то производитс  повторное считывание информационного блока по теку щему адресу из накопител  9 и анализ его в блоке 3 на наличие ошибок. Если при этом повторно устанавливаетс  флаг НКО 1, т.е. имеют место по крайней мере две устойчивые ошибки, то по группе входов-выходов 23 устройства из контроллера выдаетс  адрес информационного блока с НКО и сообщение о необходимости перезаписи информации по данному адресу.

Если НКО О, то осуществл етс  анализ флага КО,- В случае КО 1 , т.е. имеют место одна устойчива  и по крайней мере одна неустойчива  ошибки, контроллер 1 переводит .устройство в режим исправлени  ошибочного бита. Если КО О, т.е. имеют место по крайней мере две неустойчивые ошибки, то выполн етс  переход к следующем адресу информационного бло ка.

Если первоначально блок 3 обнаружени  и коррекции ошибок устанавливает флаг НКО О и флаг КО 1, то также производитс  повторное считывание информационного блока по текущему адресу из накопител  9 и его анализ на наличие ошибок. При повторной установке флага КО 1, т.е. в информационном блоке имеет место устойчива  ошибка, контроллер I переводит устройство в режим исправлени  ошибочного бита. При установке флага КО О, т.е. имеет место неустойчива О1иибка, операци  коррекции информаци по текущему адресу не производитс .

В режиме исправлени  ошибочного , бита с первого выхода 18 контроллера 1 на вход управлени  режимом первого блока 13 пам ти с произвольной выборкой информации поступает сигнал Режим чтени , а с вторых выходов 19 контроллера на адресные входы первого 13 и второго 14 блоков пам ти с произвольной выборкой информации поступает текугщй адрес информационног блока. После локализации ошибочного бита флаг КО с соответствующего выхода логической схемы 4 обнаружени  и коррекции опшбок поступает на пер- вьш вход элемента И 15, на второй вход которого поступает флаг КО, счи танный из блока 13 пам ти. Сигнал, формируемый на выходе элемента И 15, поступает на вход управлени  режимом второго блока 14 пам ти с произвольной выборкой информации и разрешает запись в него адреса ошибочного бита по текущему адресу информационного блока.

При последующих обращени х к дан-ному информационному блоку контроллер 1 выдает его текущий адрес на вторые выходы .19, а на первом выходе 18 устанавливаетс  сигнал Режим чтени , поступаюгцш на первый вход элемента И -17. Адрес ошибочного бита подаетс  с выходов второго блока 14

Q

15 20 25

пам ти с произвольной выборкой информации на первые входы компаратора Ih. Когда на первьш вход элемента 2 сложени  по модулю два поступает ошибочный бит, содержимое счетчика 6 адресов буферного запоминающего устройства 5 становитс  равным адресу ошибочного бита. При этом на выходе компаратора 16 формируетс  сигнал высокого уровн , поступающий на вход элемента И 17. Сигнал с его выхода , поступа  на второй вход элемента 2 сложени  по модулю два, инвертирует ошибочный бит.

Таким образом, использование изобретени  позвол ет повысить надежность устройства за счет реализации дополнительного режима исправлени  одиночных ошибок без перезаписи информации . При этом исправл ютс  ошибки кратности (n+l), где п - число ошибок, исправл емь х кодом, реализуемым в блоке обнаружени  и коррекции ошибок.

5 0 5

0

35

40

45

0

5

Claims (1)

1. Формула изобретени 

   Запом п1аю1цее устройство на цилиндрических магнитных доменах, содержащее накопитель информации, вход и выход которого соединены соответственно с выходом блока записи информации и входом блока считывани  инфор-. мации, контроллер, группа входов- выходов которого  вл етс  группой входов-выходов устройства, блок обнаружени  и коррекции ошибок, первый вход которого соединен с первым выходом контроллера, второй вход подключен к выходу блока считывани  инт- - формации, а первый выход блока обнаружени  и коррекции ошибок подключен к входу блока записи информации и группе входов данных контроллера, счетчик ошибок, выход которого соединен с группой входов сигналов условий контроллера, элемент ИЛИ, входы которого подключены к вторым выходам лока обнаружени  и коррекции ошибок, а выход соединен с входом счетчика ошибок,первый блок пам ти с произвольной выборкой информации,вход управлени  режимом и адресные входы которого подключены соответственно к первому и вторым выходом контроллера, инфор-i ма1щонные входы соединены с вторыми выходами блока обнаружени  и коррекции ошибок, а выходы подключены к

   5 -13828446

   группе входов сигналов условий конт-выход первого элемента И подключен к роллера, отличаю PJ; вес входу управлени  режимом второго бло- тем, что, с целью повниени  надежно-ка пам ти с произвольной выборкой сти устройства за счет введени  режи-информации, компаратор, первые и вто- ма исправлени  одиночных ошибок безрые входы которого соединены соответ- перезаписи информации, оно содержитственно с выходами второго блока па- второй блок пам ти с произвольной.м ти с произвольной выборкой информа- выборкой информации, адресные входыции и третьими выходами блока обна- которого соединены с вторыми выходами 0РЗ ени  и коррекции ошибок, второй контроллера, а информационные входы -элемент И, первьш вход которого под- с третьими выходами блока обнаруже-ключен к первому выходу контроллера, ни  и коррекции ошибок, первый эле-а второй вход - к выходу компаратора, мент И, первый и второй входы которо-элемент сложени  по модулю два, пер- го соединены соответственно с одним 4 свый вход которого соединен с третьим из вторых выходов блока обнарзгжени выходом контроллера, второй вход - и коррекции ошибок и однимс выходом второго элемента И, а вы- |из выходов первого блока пам ти сход подключен к третьему входу блока произвольной выборкой информации, аобнаружени  и коррекции ошибок.